第20次课 6-2(微机原理).ppt

6.1存储器的概念、分类、特点和性能指标 6.2半导体存储器（RAM和ROM） 6.3存储器芯片的扩展及其与系统总线的连接 6.4 存储器系统设计 第六章 存储器系统 主要用来存放当前运行的程序、各种输入输出数据、中间运算结果、堆栈等； 其内容既可随时读出，也可随时写入和修改； 掉电后内容会全部丢失； 静态RAM是靠双稳态触发器来记忆信息； 动态RAM是靠MOS电路中的栅极电容来记忆信息。 一、随机(读写)存储器(RAM) 6.2半导体存储器（RAM和ROM） T3、T4是负载管，T1、T2为工作管， T5、T6、 T7、T8是控制管。 当行线X和列线Y都为高电平时， T5、T6、 T7、T8均导通，表示该单元被选中，可以对其进行读写操作。 1、静态RAM（SRAM） 写入时，被写入的信息从I/O线和I/O线输入。如写1时，使I/O线为高电平， I/O线为低电平，经T7、T5与T8、T6分别加至Q端和Q端，使T1截止而T2导通，于是Q端为高电平，触发器为存1的稳态；反之亦然。 6.2半导体存储器（RAM和ROM） 1）一位SRAM原理 16×1的存储器 A3 A2 A1 A0 ＝0000，则A1 A0经行地址译码使0# 行线高电平， A3 A2经列地址译码使0# 列线高电平，于是0#基本存储电路被选中。 若CS为低电平，此芯片被选中，WE高为读，低为写； CS为高电平，则三态门1、2、3均断开，此芯片不工作。 2）SRAM矩阵原理 SRAM的基本结构 A0 Ai 行地址译码器 ….. 列地址译码器 Ai+1 An-1 …… 存储矩阵 读写控制电路 CS R/W I/O 地址输入 控制输入 数据输入/输出 输入信号（三组）：地址输入、控制输入和数据输入 输出信号（一组）：数据输出 a)静态RAM存储器芯片Intel 2114 1k*4 6.2半导体存储器（RAM和ROM） 3）SRAM芯片举例 ? A0-A9：10根地址信号输入引脚。 ? WE： 读／写控制信号输入引脚，当WE 为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。 ? I/O1~I/O4 ：4根数据输入／输出信号引脚， ? CS ： 低电平有效，通常接地址译码器的输出端。 ? +5V： 电源。 ? GND：地。 6.2半导体存储器（RAM和ROM） 6264（SRAM）的引脚 存储容量：213 × 8 Bit 8K B CS1，CS2同时有效时， 该芯片被选中 OE有效时（低电平）， CPU才能从芯片读取数据， 此时WE必须为高电平 WE有效时，允许数据写 入，OE可以任意 6.2半导体存储器（RAM和ROM） b)6264 8K*8 WE CS1 CS2 OE D0-D7 0 0 1 × 写入 1 0 1 0 读出 × 0 0 × 高阻 × 1 1 × × 1 0 × 6.2半导体存储器（RAM和ROM） DRAM的基本单元 动态RAM是以MOS管栅极和源级间的级间电容是否充有电荷来存储信息的。它由T管和电容C组成。 由于只用一个管子，所以功耗很低，可以做得集成度很高，而且价格便宜。 2、动态RAM (DRAM) 6.2半导体存储器（RAM和ROM） ① 读操作时，T管导通，存储在C上的信息通过T管送到读出线上，放大后即可得到存储的信息。C上的信息被读出后，其寄存的电压降低，所以这是一种破坏性读出，读出后必须重写。 ② 写操作时，行选和列选有效时，管子导通，待写入的信息由数据线存入C 。 ③ 刷新操作。 由于电容上的信息随时间增加慢慢消失,所以这种存储单元必须定期刷新，以保持它所存的信息。刷新操作实际上也是一次将信息读出并重新写入的操作。不过这时信息并不读到数据线上。目前计算机的内存大多采用这种单管的动态存储器。 二、只读存储器（ROM） 掩模ROM 一次性可写ROM（可编程ROM） 可擦可编程ROM 分 类 EPROM (紫外线擦除) EEPROM (电擦除) FLASH（快擦型存储器） ⑴ 信息需预先写入，使用过程中只能读出，不能写入。 ⑵只读存储器是非易失性的，即断电后信息不会丢失。 ⑶只读存储器主要用于存放不经常修改的信息或程序。 6.2半导体存储器（RAM和ROM） 掩膜ROM由厂家制成后，用户不能修改。4×4位MOS型ROM，采用单向译码结构。若地址为10，则选中2号单元，输出为1001。 1、掩膜式ROM 6.2半导体存储器（RAM和ROM） 可编程只读存储器PROM可 根据用户要求写入存储信息，但 只能写一次