数字逻辑总复习串讲.ppt

例1：画出0101序列检测器的原始状态图和状态表。 解：四位检测码应有四个状态数，分别为A、B、C、D。先 画主序列，再画辅助序列： A B C D 验证： 当输入X=010101010101……时， 输出为Z=000100010001 X/Z A/1 B/0 D A/0 D/0 C C/0 B/0 B A/0 B/0 A 1 0 输入X 现态 次态/输出Z Mealy型 不可重！！！ 例2： 画出“101”（不可重）序列检测器的Mealy型原始状态图和原始状态表。 A B C 1 / 0 1 / 1 0 / 0 0 / 0 0 / 0 1 / 0 St+1/Z C B A X S A / 0 C / 0 A / 0 0 A / 1 B / 0 B / 0 1 作业6.8 已知某同步时序电路的状态/输出表如下所示，画出它的状态转换图。 X S 0 1 Z A C B 0 B C D 0 C D B 0 D B A 1 Moore型状态表 A/0 D/1 C/0 B/0 0 1 0 1 0 1 0 1 D/1 A/0 B/0 C/0 B/0 C/0 D/0 A/1 A B C D 1 0 输入X现态Q(t) 次态Q(t+1) / 输出Z Mealy型状态表 D A B C 1 0 0 0 1 B C D A A B C D 输出Z 0 输入X现态Q(t) Moore型状态表 次态Q(t+1) A C B D 0/0 0/0 0/0 0/1 1/1 1/0 1/0 1/0 状态图 A/0 C/0 B/0 D/1 转换条件的变量形式。 状态图 一般同步时序电路设计举例 例1：设计一个“1011”序列检测器。（不可重） S0 S1 S10 S101 S1011 1/0 0/0 1/0 1/1 0/0 0/0 1/0 0/0 0/0 1/0 0 1 S0 S0 / 0 S1 / 0 S1 S10 / 0 S1 / 0 S10 S0 / 0 S101 / 0 S101 S10 / 0 S1011 / 1 S1011 S0 / 0 S1 / 0 S X 化简 0 1 Y0 Y0 / 0 Y1 / 0 Y1 Y2 / 0 Y1 / 0 Y2 Y0 / 0 Y3 / 0 Y3 Y2 / 0 Y0 / 1 X Y 0 1 Y0 Y0 / 0 Y1 / 0 Y1 Y2 / 0 Y1 / 0 Y2 Y0 / 0 Y3 / 0 Y3 Y2 / 0 Y0 / 1 X Y 0 1 00 00 / 0 01 / 0 01 11 / 0 01 / 0 11 00 / 0 10 / 0 10 11 / 0 00 / 1 X Q2Q1 编码 Q2(t+1)Q1(t+1)/Z 状态方程 用D触发器，画图？ 用JK触发器，画图？ 0 1 00 00 / 0 01 / 0 01 11 / 0 01 / 0 11 00 / 0 10 / 0 10 11 / 0 00 / 1 X Q2Q1 Q2(t+1)Q1(t+1)/Z 采用Verilog HDL建模 组合 时序 reset clk x z next now module t_1011(reset,clk,x,z); input reset, clk, x; output z; parameter y0=2’b00, y1=2’b01, y2=2’b11, y3=2‘b10; reg z; reg [2:1] now, next; always @(x or now) case (now) y0 : if (x) begin next=y1;z=0;end else begin next=y0;z=0;end y1 : if (!x) begin next=y2;z=0;end else begin next=y1;z=0;end y2 : if (x) begin next=y3;z=0;end else begin next=y0;z=0;