集成电路设计VHDL课程实验指导书.doc

FPGA：EP2C35F672C8N 集成电路设计VHDL 实验指导书 淮安信息职业技术学院 电子工程学院电子器件教研室 2012年12月 目 录 实验一 QUARTUSII 图形输入电路的设计 1 实验二 VHDL格雷码编码器的设计 23 实验三 异步清零和同步使能的加法计数器 27 实验四 八位七段数码管动态显示电路的设计 31 实验五 数控分频器的设计 35 实验六 图形和VHDL混合输入的电路设计 38 实验七 矩阵键盘显示电路的设计 43 实验八 交通灯控制电路实验 51 实验九 16*16 点阵显示实验 57 实验十 直流电机的测速实验 69 实验十一 多功能数字钟的设计 77 实验十二 数字频率计的设计 83 实验十三 数字秒表的设计 94 实验十四 出租车计费器的设计 100 实验十五 四相步进电机控制实验 103 附录 I 核心板硬件资源连接 111 附录 II 实验箱硬件资源连接 130 附录III 开发平台部分模块的电路图 143 实验一 QUARTUSII 图形输入电路的设计 一、 实验目的 1、通过一个简单的 3—8 译码器的设计，2、初步了解 QUARTUSII 原理图输入设计的全过程。 3、掌握组合逻辑电路的静态测试方法。 二、 实验原理 3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时， 输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示 无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组 合中仅有一位为高电平的情况下，能表示所有的输入组合。其真值表如表1-1 所示： 表1-1 三-八译码器真值表 译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输 入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，程序如何设计。 三、 实验内容 在本实验中，用三个拨动开关来表示三八译码器的三个输入（A、B、C），用八个 LED 来表示三八译码器的八个输出（D0-D7），通过输入不同的值来观察输入的结果与三八译码器的真值表（表 1-1）是否一致。实验箱中的拨动开关与 FPGA的接口电路如下图 1-1 所示，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。其电路与 FPGA 的管脚连接如表 1-2 所示。 图 1-1 拨动开关与 FPGA 接口电路 表 1-2 拨动开关与 FPGA 管脚连接表 信号名称 对应 FPGA 管脚名 信号说明 K1 H8 从 K1 输出到 FPGA 的 H8 K2 J8 从 K2 输出到 FPGA 的 J8 K3 J9 从 K3 输出到 FPGA 的 J9 K4 A4 从 K4 输出到 FPGA 的 A4 K5 B4 从 K5 输出到 FPGA 的 B4 K6 A5 从 K6 输出到 FPGA 的 A5 K7 B5 从 K7 输出到 FPGA 的 B5 K8 A6 从 K8 输出到 FPGA 的 A6 LED 灯与 FPGA 的接口电路如图 1-2 所示，当 FPGA 与其对应的端口为高电平时 LED 就会发光，反之 LED 灯灭。其与 FPGA 对应的管脚连接如表 1-3 所示。 图 1-2 LED 灯与 FPGA 接口电路 表 1-3 LED 灯与 FPGA 管脚连接表 信号名称 对应 FPGA 管脚名 说明 LED1 G13 从 FPGA 的 G13 至 LED1 LED2 G15 从 FPGA 的 G15 至 LED2 LED3 G14 从 FPGA 的 G14至 LED3 LED4 H12 从 FPGA 的 H12 至 LED4 LED5 H11 从 FPGA 的 H11 至 LED5 LED6 J10 从 FPGA 的 J10 至 LED6 LED7 L9 从 FPGA 的 L9 至 LED7 LED8 H10 从 FPGA 的 H10 至 LED8 四、 实验步骤 下面将通过这个实验，向读者介绍 QUARTUSII 的项目文件的生成、编译、管脚 分配以及时序仿真等的操作过程。 1、建立工程文件 1)选择开始程序AlteraQuartusII5.1，运行 QUARTUSII 软件。或者双击 桌面上的 QUARTUSII 的图标运行 QUARTUSII 软件，出现如图 1-3 所示，如果是第 一次打开 QUARTUSII 软件可能会有其它的提示信息，使用者可以根据自己的实际 情况进行设定后进入图 1-3 所示界面。 图 1-3 QUARTUSII 软件运行界面 2)选