数字系统设计(上).pptVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字系统设计(上)

宏函数调用示范 补充说明 一般常用规模较小的函数命名以LPM打头,是早期函数 有些函数命名以ALTFP打头,一般功能设计更强 IP是指一些专业大型函数,可免费调用和测试,但不能用作最后固化下载,最终使用需付费 三态门/双向端口调用 三态门/双向端口调用 如何理解该波形含义? 注意OE使能信号或Tri_en三态使能信号的时序关系,建议使用MegaWizard中的三态门函数。 课后习题 采用适合的设计方案完成交通灯案例设计(输入时钟晶振为50M Hz) 设计源代码及项目工程 仿真验证结果(波形图、功能可加速) PLD内部资源消耗统计结果 * * 交通灯项目设计示范(一) 交通灯项目要求说明 为某路口设计交通灯,控制2组红、绿、黄指示灯及两组(各两位)七段码数字指示灯。两组红、绿、黄指示灯分别控制东西和南北两个方向的通行情况。要求设计两种工作状态:日间正常态和夜间休息态,由一个输入信号控制两状态之间的切换。夜间休息态要求数字灯显示为“00”,两个方向上都显示闪烁的黄灯(0.5Hz左右),以示慢行。日间正常态要求两方向交替通行,南北方向通行时间为32秒(秒为粗略值,相近即可,下同),东西方向通行时间为28秒,两位数码指示灯显示倒数计时,计数的最后两秒在通行方向由绿灯变为显示黄灯,非通行方向保持红灯不变。 交通灯项目设计示范(二) 端口分析 输入: 时钟信号 日夜模式控制 输出: 南北方向交通灯 东西方向交通灯 南北方向计时显示 东西方向计时显示 交通灯项目设计示范(三) 功能清单 状态0 (s0) 状态1 (s1) 状态2 (s2) 状态3 (s3) 状态4 (s4) 南北方向红绿灯 黄灯 (闪烁) 绿灯 黄灯 红灯 红灯 南北方向数码管 00 (闪烁) 30~1 2~1 28~3 2~1 东西方向红绿灯 黄灯 (闪烁) 红灯 红灯 绿灯 黄灯 东西方向数码管 00 (闪烁) 32~3 2~1 26~1 2~1 注:此处选择与实际应用接近的倒数计数方案。 交通灯项目设计示范(四) 设计方案1 以MUX为核心 设计方案2 以状态机为核心 设计方案3 状态机嵌套 交通灯项目设计示范(五) 硬件实验平台推荐 CPLD DSK + 交通灯显示电路 CPLD DSK × 2 设计方案二说明 分频器 clk clk _second 交通灯主控模块 clk Day SN[2..0] EW[2..0] LED_ns[7..0] LED_ew[7..0] 七段码译码器 DB SEG DB SEG DB SEG DB SEG 1 2 3 4 clk change 两对数码管 两组红绿灯 设计方案二说明(续) 状态1(夜间) 黄灯闪烁 状态0(南北绿) 主计数器从30到1 状态2(南北黄) 从计数器从2到1 状态3(东西绿) 主计数器从26到1 状态4(东西黄) 从计数器从2到1 设计方案二说明(续) 七段码显示模块 译码器(case语句优先) 分频模块 计数器 主控模块核心 状态机 主/从计数器模块 带置数/使能控制的递减计数器 其它综合逻辑设计案例列举 电子钟设计 试设计一个电子钟,正常情况下能显示小时和分钟信息(四位七段码),中间间隔2个LED灯每秒闪烁一次,当按某一按键后七段码切换为秒数显示。 串并转换 试设计一个串并转换电路模块,能实现串行数据到8位并行数据的转换功能(输入:clk, reset,en,datas;输出:[7:0] datap),注意数据缓冲设计。 Quartus II软件使用 Quartus II是个集成的PLD设计开发环境,功能涵盖设计输入、设计编译、设计仿真、编程下载等各个设计流程需要 Quartus II支持第三方EDA厂家的设计工具输入 Quartus II 界面简介 Fig.1 Quartus II基本界面 利用向导建立新项目 (1) Step 1: 在File菜单中选择New Project Wizard...选项启动项目向导。 Fig.2 QuartusII项目名称、路径、顶层文件设定窗口 分别指定创建工程的路径,工程名和顶层文件名。 工程名和顶层文件可以一致也可以不同。 一个工程中可以有多个文件,但只能有一个顶层文件。 利用向导建立新项目 (2) Step2:点击Next按钮,页面二是在新建的工程中添加已有Verilog HDL文件的。 Step3:点击Next按钮,进入页面三,完成器件选择。 图3、QuartusII中器件选择窗口 利用向导建立新项目 (3) Step4:后面两步分别是对EDA工具的设定和工程综述,都不作任何操作。点击Finish完成工程创建。 图4、Qua

文档评论(0)

zhengshumian + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档