4乘以4键盘扫描电路设计.docVIP

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
4乘以4键盘扫描电路设计

南京师范大学泰州学院 信息工程学院 电子信息工程专业 FPGA实训报告 课程名称: 4*4键盘扫描电路设计 班 级: 09(3)班 学 号: 姓 名: 周蓓蓓 指导老师: 周爱军、黄金凤 2012年6月21日 目录 前言 ………………………………………………… 2 4*4键盘扫描电路设计要求 ………………………… 3 4*4键盘扫描电路设计原理图 ……………………… 3 实验内容及步骤 …………………………………… 4 部分程序说明 ……………………………………… 4 引脚分配 …………………………………………… 8 波形仿真 …………………………………………… 7 部分效果图 ………………………………………… 8 实训总结 …………………………………………… 8 参考文献 …………………………………………… 11 一、前言 电子设计自动化(Electronics Design Automation—EDA)技术是现代电子工程领域的一门新技术。它提供了基于计算机和信息技术的电路系统设计方法。 EDA技术就是依赖功能强大的计算机,对用电路描述语言描述的设计文件,自动地完成编译、化简、分割、综合、布线、优化、仿真等,直至实现既定的电子电路系统的功能。 EDA技术打破了软件设计和硬件设计间的壁垒,是一门综合性学科,一种新的技能技术。它将设计效率和产品性能合二为一,代表了电子设计技术和电子应用技术的发展方向。 VHDL的全名是Very High Speed Integrated Circuit Hardware Description Language,于83年由美国国防部发起创建,由IEEE(The Institute of Electrical and Electronics Engineers 电气与电子工程师学会)进一步发展,在87年作为“IEEE标准1076”发布,93年被升级为“IEEE1164”。 硬件描述语言是EDA技术的重要组成部分,VHDL作为电子设计的主流硬件描述语言,被多个EDA公司所引用。 VHDL语言具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,具有良好的移植性和适应性,从而大大简化了硬件设计任务,提高了电子系统设计的效率和可靠性。 用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现,而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。 此次课程设计我们组的项目是“出租车计价器”。我们小组通过老师一个星期的知识讲解并自学了《FPGA设计基础》,应用Quartus Ⅱ软件进行了设计和编辑。 二、 4*4键盘扫描电路设计要求 用Verilog hdl语言设计一个4*4键盘扫描控制器。当用户按某一个键时,获取相应的键值,然后显示出来。 电路符号: 其中: CLK_1K对应键盘扫描时钟,COL[3..0]为列线扫描输入,ROWSCAN[3..0]为行线扫描输出,BUTCODE][7..0]为键值输出,送给数码管显示。 编写以上的程序模块,用仿真器检测模块设计得正确与否,并给出仿真波形。配置下载后观察所设计电路的功能. 三、4*4键盘扫描电路设计原理图 行信号接到高电平,当没有键按时,行线与列线是断开的,且行线都是高电平(1111),行信号作为FPGA的输入端、列信号作为FPGA的输出端。可以设置列线初始状态为低电平(0000)。信号为从上到下的顺序当有键按下时,假如是K1按下,行信号与列信号接通,这时相应的行线(KEY0)变为低电平(01111),可以肯定第一行(K1,5,9,13)有键按下。 下面就要运用扫描的原理了: 1、因为只知道第一行有键按下,不知道是那个,可以设置列信号为0111,这时行信号变为(1111)(注:假设时钟周期很短,手还没松开,即键还在按下的状态) 2、设置列信号为1011,行信号也变成(1111) 3、设置列信号为1101,行信号也变成(1111) 4、设置列信号为1110,行信号也变成(0111),这时就可以肯定是第一个键按下。 四、实验内容及步骤 本实验内容是完成4×4键盘的扫描,然后将正确的键值进行显示,实验步骤如下: 1、编写键盘扫描和显示的VHDL代码。 2、用QuartusII对其进行编译仿真。 3、在仿真确定无误后,选择芯片EPF10K10LC84-3。 4、给芯片进行管脚绑定,在此进行编译。 5、根据自己绑定的管脚,在实验箱上对键盘接口、显示接口和FPGA之间进行正确连线。 6、给目标板下载代码,在4

文档评论(0)

zhuwenmeijiale + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:7065136142000003

1亿VIP精品文档

相关文档