教学课件PPT TMS320C5416结构与工作原理.ppt

第二章 TMS320C5416结构与工作原理 （6学时） 主要内容 DSP芯片组成？ 中央处理器？ 总线结构？ 存储器？ 片内外设和引脚？ 中断系统？ DSP的硬件结构 特点 运算速度快 组成 CPU： 存储器系统： 片内外设： 其他功能模块 DSP的硬件结构框图 2.1中央处理器CPU 40位算术逻辑运算单元ALU 40位累加器A和B 桶形移位寄存器，支持-16至31移动范围 乘法/累加器 16位暂存器T 16位传输寄存器TRN 比较、选择和存储单元CSSU 指数编码器 CPU状态和控制寄存器。 2.1.1算术逻辑运算单元 40位ALU（Arithmetic Logic Unit）配合累加器A和B，执行算术、逻辑运算、布尔运算功能，绝大多数算术逻辑运算指令都在一个周期内完成。一个运算操作在ALU执行后，运算的结果一般被送到累加器A或B中（执行存储操作指令ADDM、ANDM、ORM、XORM除外） ALU的输入 移位器输出（32位或16位数据存储器操作数或者移位后累加器的值）。 数据总线DB的数据存储器操作数。 Y端的输入来自下列3个方向中的一个： 累加器A或B。 数据总线CB的数据存储器操作数。 T寄存器的数据 ALU的输出 ALU的输出为40位，被送入累加器A或B。 ALU溢出处理 和ST1中的OVM有关. 发生溢出时后，溢出标志位OVA或OVB置位，直到复位或执行溢出条件指令时恢复。 ALU进位位 ALU的进位位C受大多数算术指令影响（包括循环和移位指令）。进位位可以用来支持扩展精度的算术运算。进位位不受累加器装载、逻辑运算、其他非算术指令或控制指令影响，所以它还可以用来进行溢出管理。 根据进位位的值，可以利用条件操作指令C和NC来进行分支转移、调用或返回操作。利用指令RSBX、SSBX或硬件复位来对进位位置位。 双16位算术运算 CPU状态寄存器ST1的C16如果处于置位状态，用户就可以让ALU在单周期内进行特殊的双16位算术运算，即进行两次16位加法或两次16位减法。 举例 ADD *AR1，A ；双字节指令，表示ALU的两个输入端分别累加器A和移位器 ADD *AR2，*AR3，A ；双字节指令，表示ALU的两个输入端分别是DB和CB 2.1.2累加器A和B 累加器（accumulator）A和B都可以配置成乘法器/加法器或ALU的目的寄存器。在执行MIN和MAX指令或者并行指令LD||MAC时，一个累加器执行数据加载，另一个累加器执行运算 累加器A和B都可以匹配成乘法器/加法器或ALU的目的寄存器 A,B;可用PSHM或POPM指令将它们压栈或出栈 AG AH AL BG BH BL 保存累加器的内容 累加器移位和循环移位 SFTA,SFTL,SFTC,ROL,ROR,ROLTC 饱和处理累加器内容 专用指令 2.1.3桶形移位寄存器 C54x的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。 在ALU运算前,对来自数据存储器的操作数或者累加器的值进行预定标 执行累加器的值的一个逻辑或算术运算 对累加器的值进行归一化处理 对存储到数据存储器之前的累加器的值进行定标 它能将输入数据进行0-31位的左移和0-16位的右移。所移动的位数可由ST1中的ASM或被指定的暂存器T决定。 ADD A,-4,B ;累加器A右移4位后加到累加器B ADD A,ASM,B ;累加器A按ASM规定的移位数移位后加到累加器B NORM A ;按T寄存器中的数值对累加器归一化 2.1.4乘法/累加器 C54x的MAC是由乘法器、加法器、符号控制、小数控制、零检测器、舍入器、饱和逻辑和暂存器几个部分组成 。 MAC具有强大的乘法-累加运算功能，可在一个流水线周期内完成1次乘法运算和1次加法运算。在数字滤波以及自相关等运算中，使用MAC可以大大提高系统的运算速度。 举例 MPY #1234H，A ；XM来自于T，YM来自于DB MPYA B ；XM来自于T，YM来自于A MACP *AR2，pmad,A ；XM来自于DB，YM来自于PB 2.1.5比较、选择和存储单元 C54x的选择、比较、存储单元（CSSU）是一个特殊用途的硬件电路，专门用来完成Viterbi算法中的加法/比较/选择（ACS）操作。 从累加器（32bit）选择出较大的字（16bit）并存储在数据存储器中 CCS单元由比较电路COMP、状态转移寄存器TRN和状态比较寄存器TC组成。 举例 DADST Lmen，dst ；Lmem（31至16）+T→dst（39至16）， ；Lmem（15至