特性概述输入输出连接防抖动-CypressSemiconductor.PDFVIP

PSoC® Creator™ 组件技术资料 防抖动 1.0 特性  消除数字信号输入线上的有害振动 概述 在建立稳定的状态之前，机械开关和延迟易于在有限的时间内建立和断开连接。在此建立时间 内，当开关触点在连接或断开条件之间反跳时，数字电路会出现多次切换。 防反跳器组件从反跳触点中获取输入信号，并生成数字电路的清晰输出。组件将不会把此信号传 送至输出，直至设定了开关反跳的预定时期。这样，电路将仅响应通过按下或释放开关实现的一 次脉冲生成，而不是由触点反跳导致的多次状态转换。 有关开关防抖动的更多详细信息，请参见应用笔记 AN60024。 何时使用防抖动 防抖动组件可用于防止大部分类型开关的输入数字信号抖动。由于此组件可实现大量可由固件实 现的工作，因此可在基于固件的开关防抖动解决方案不实用时使用此组件。 输入/输出连接 本节说明防抖动组件的输入和输出连接。I/O 列表中的星号 (*) 表示，在 I/O 说明中列出的情况 下，该 I/O 可能不可见。 d - 输入 被采样的输入。此输入通常连接至输入引脚组件。 Cypress Semiconductor Corporation • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Document Number: 001- 84792 Rev. *B Revised November 30, 2015 防抖动 PSoC® Creator™ 组件数据手册 时钟 — 输入 用于对 ‘d’ 输入进行采样的时钟。其频率取决于预期的信号跃变时间。此频率必须足够高，以使系 统可快速响应，但在输入转换期间必须足够低，以在此期间仅采样一次。10 到 200 Hz 之间的时 钟可满足要求。 q — 输出 滤波输出值。每个时钟上升沿的 “d ”输入的采样值。 pos - 输出* 上升沿。此输出在检测到上升沿之后的一个时钟周期内为高电平，并保持高电平一个时钟周期的 时间。如果选择了 Edge type （边沿类型）参数下的 Positive edge （上升沿），则显示此 输出。 neg - 输出* 下降沿。此输出在检测到下降沿之后的一个时钟周期内为高电平，并保持高电平一个时钟周期的 时间。如果选择了 Edge type （边沿类型）参数下的 Negative edge （下降沿），则显示此输 出。 either - 输出* 任一边沿。此输出在检测到上升沿或下降沿后的一个时钟周期为高电平，并保持高电平一个时钟 周期的时间。如果选择了 Edge type （边沿类型）参数下的 Eigther edge （任一边沿），则显 示此输出。 Page 2 of 6 Document Number: 001- 84792 Rev. *B PSoC® Creator™ 组件数据手册 防抖动 组件参数 将防抖动组件拖到您的设计上，并双击它以打开 Configure （配置）对话框。 Signal Width （信号宽度） 此参数配置将被过滤的信号宽度。此值可以设置为 从1 到 32。默认设置为 1 bit （1 位）。 Edge Type （边沿类型） 确定是否对组件启用 “pos”、 “neg”和/或 “either ”边沿检测。默认情况下，将启用所有边沿 检测。 时钟选择 此组件中没有内部时钟。您必须附加时钟源。此组件根据连接到组件的单时钟进行操作。 固件源代码示例 PSoC Creator 在 “查找示例项目”对话框中提供