基于verilog的交通灯设计(状态机).docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于verilog的交通灯设计(状态机)

实验课题: 基于verilog的交通灯设计(状态机) Verilog程序(主程序+激励) 1)主程序 /*顶层模块*/ module traffic_light(clk,rst,out); input clk,rst; output [5:0]out; wire [4:0] x; delay D(.clk(clk),.rst(rst),.cnt(x)); state S(.in(x),.rst(rst),.clk(clk),.out(out)); endmodule /*延时模块*/ module delay(clk,rst,cnt); input clk,rst; output[4:0]cnt; reg[4:0]cnt; always@(posedge clk) begin if(!rst)cnt=0; else if(cnt29) cnt=cnt+1; else cnt=0; end endmodule /*状态机模块*/ module state(clk,in,rst,out); input clk,rst; input[4:0]in; output [5:0]out; reg [5:0]out; reg[3:0]state; parameter r1_g2or1_2_y=6b100010,r1_y2og1_r2=6b001100,g1_r2oy1_r2=6b010100, y1_r2or1_g2=6b100001,A=b0001,B=b0010,C=b0100,D=b1000; always@(posedge clk) begin if(!rst) begin state=A; out= y1_r2or1_g2; end else begin case(state) A: begin if(in25)state=A; else begin state=B; out=r1_g2or1_2_y; end end B: begin if(in24)state=B; else begin state=C; out=r1_y2og1_r2; end end C: begin if(in25)state=C; else begin state=D; out=g1_r2oy1_r2; end end D: begin if(in24)state=D; else begin state=A; out=y1_r2or1_g2; end end endcase end end endmodule 2)激励 module test; reg clk,rst; wire [5:0]out; traffic_light test(clk,rst,out); initial begin clk=b1; forever #5 clk=~clk; end initial begin

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档