Verilog及FPGA学习考试必备经典程序(四).pdf

  1. 1、本文档共20页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Verilog及FPGA学习考试必备经典程序(四)

目录 1. 基本门电路的几种描述方法2 2. 用 bufif1 关键字描述的三态门3 3. 用 assign 语句描述的三态门 3 4. 三态双向驱动器3 5. 三态双向驱动器3 6. 3-8 译码器 4 7. 8-3 优先编码器4 8. 用函数定义的 8-3 优先编码器5 9. 七段数码管译码器 6 10. 奇偶校验位产生器 7 11. 用 if-else 语句描述的 4 选 1 MUX7 12. 用 case 语句描述的 4 选 1 MUX 7 13. 用组合电路实现的 ROM8 14. 基本 D 触发器 9 15. 带异步清 0、异步置 1 的 D 触发器 9 16. 带同步清 0、同步置 1 的 D 触发器 10 17. 带异步清 0、异步置 1 的JK 触发器 11 18. 电平敏感的 1 位数据锁存器 11 19. 带置位和复位端的 1 位数据锁存器 12 20. 8 位数据锁存器 12 21. 8 位数据寄存器 12 22. 8 位移位寄存器 13 23. 可变模加法/减法计数器 13 24. 4 位 Johnson 计数器(异步复位) 14 25. 256 × 8 RAM 模块 14 26. 256 × 16 RAM 块 15 27. 4 位串并转换器 15 28. 用函数实现简单的处理器 16 29. 微处理器的测试代码 17 30. 乘累加器(MAC )代码 18 31. 乘累加器的测试代码 19 1 1. 基本门电路的几种描述方法 (1 )门级结构描述 module gate1(F,A,B,C,D); input A,B,C,D; output F; nand(F1,A,B); //调用门元件 and(F2,B,C,D); or(F,F1,F2); endmodule (2 )数据流描述 module gate2(F,A,B,C,D); input A,B,C,D; output F; assign F=(AB)|(BCD); //assign 持续赋值 endmodule (3 )行为描述 module gate3(F,A,B,C,D); input A,B,C,D; output F; reg F; always @(A or B or C or D) //过程赋值 begin F=(AB)|(BCD); end endmodule 2 2. 用bufif1 关键字描述的三态门 module tri_1(in,en,out); input in,en; output out; tri out; bufif1 b1(out,in,en); //注意三态门端口的排列顺序 endmodule 3. 用assign 语句描述的三态门 module tri_2(out,in,en); output out; input in,en; assign out = en ? in : bz; //若 en=1 ,则out=in ;若en=0 ,则out 为高阻态 endmodule 4. 三态双向驱动器 module bidir(tri_inout,out,in,en,b); inout tri_inout; output out; input in,en,b; assign tri_inout = en ? in : bz; assign

文档评论(0)

ctuorn0371 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档