ch10_update vlsi课件.pdfVIP

下载本文档

2
0
约1.27万字
约 47页
2017-12-11 发布于浙江
举报
版权申诉

ch10_update vlsi课件.pdf

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

ch10_update vlsi课件

第10章常用VLSI单元本章概要  多路选择器  译码器  相等检测器和比较器  优先权编码器  移位与循环  锁存器  D触发器  寄存器 2 10.1 多路选择器基于“逻辑门”实现 Gate-level NAND 2:1 multiplexor. f p 0 s p1 s 3 10.1 多路选择器基于“开关”实现阈值电压损失 Multiplexor using switch logic. 4 10.1 多路选择器基于“逻辑门”实现 Gate-level 4:1 MUX 5 10.1 多路选择器基于“开关”实现阈值压差与功耗风险 4:1 MUX using nFET pass transistors. 6 10.1 多路选择器基于“开关”实现全摆幅输出 Split-array 4:1 MUX for full-rail output. 7 10.1 多路选择器 8位信号2选1电路 Single-bit cell tiling for an 8-bit 2:1 MUX. 8 10.1多路选择器系统的层次化描述 System-level hierarchy. 9 10.2 译码器 “译码”与“编码”的含义？高电平有效的2/4译码器 10 10.2 译码器低电平有效的2/4译码器实现上也可以将前述高电平有效电路后面加非门实现。 11 10.3 相等检测器和比较器 XNOR （异或非/ 同或）实现 4位相等检测电路