可编程逻辑器件的硬件结构.pptVIP

第二章 可编程逻辑器件的硬件结构 * 2.1 可编程逻辑器件的分类 1.按器件集成度划分 集成度小于1000门 集成度大于1000门 2.按编程工艺划分 （1）熔丝型 （2）反熔丝型 （3）UEPROM，紫外线擦除电可编程 （4）EEPROM，电可擦除可编程 （5）SRAM （6）FLASH EEPROM结构：现有的大部分CPLD及GAL均采用这 种方式编程 SRAM结构：典型产品Altera:cyclone，Stratix系列； Xilinx:Vertex， Spartan ； 反熔丝结构：典型产品Actel:Axcelerator,SX-A,eX,MX； Quick Logic: Eclipse，Polarpro； FLASH结构：典型产品Actel:proASIC3，proASIC3E 熔丝结构，没有编程情况下是连接状态 反熔丝结构：没有编程的情况下是开路状态 Programmable ready only memory 可编程只读存储器，一次可编程 ROM就是掩模可编程的 2.2 可编程逻辑器件的基本结构 1.PROMs 2.2 可编程逻辑器件的基本结构 1.PROMs PROM中的地址译码器是完成PROM存储阵列的行选择 逻辑表达式如下： 上面几个式子都可以看成逻辑与运算，就把PROM的 地址译码器看成一个与阵列 2.2 可编程逻辑器件的基本结构 1.PROMs 存储单元阵列的输出可用如下逻辑函数表示： 是可以编程的，即或阵列可编程 2.2 可编程逻辑器件的基本结构 1.PROMs 2.2 可编程逻辑器件的基本结构 1.PROMs 半加器逻辑表达式 1 0 1 1 0 1 1 0 0 1 0 1 0 0 0 0 F1 F0 A0 A1 半加器真值表 2.2 可编程逻辑器件的基本结构 1.PROMs 2.2 可编程逻辑器件的基本结构 1.PROMs 固定与逻辑阵列，可编程或逻辑阵列 2.可编程逻辑阵列PLA（Programmable Logic Array ） 输入和输出均可编程 2.可编程阵列逻辑PLA（Programmable Logic Array ） 3.可编程阵列逻辑PAL（Programmable Array Logic ） 与阵列可编程或阵列固定 PAL的输出结构 4.通用可编程阵列逻辑GAL（Generic Array Logic ） PAL的输出结构是固定的，一种结构对应一种类型 芯片，如果系统需要不同的输出形式，就必须选择多种 芯片实现。 GAL的每个输出端都集成一个输出逻辑宏单 元OLMC(Output Logic Macro Cell)。OLMC是可编程 的，通过编程可以决定该电路是组合逻辑还是时序逻辑， 是否需要产生反馈信号，并能实现输出使能控制及输出 极性的选择等。有很强的通用性和灵活性。 GAL22V10的OLMC内部逻辑图 x y z 5.复杂可编程逻辑器件CPLD 逻辑结构主要由3部分组成： (1)逻辑阵列块LAB（Logic Array Block)，包括扩展乘积项和宏单元（microcell); (2)可编程连线阵列（Programmable Interconnect Array，PIA）； (3)I/O控制块（I/O Control Block,IOC) MAX7128S的内部结构 单个宏单元结构 共享扩展项 提供的“与非” 乘积项 扩展乘积项包括共享扩展项和并联扩展项 并联扩展项 选择分频器 最多可以实现15个并联扩展项 (2)可编程连线阵列 PIA与LAB的连接 (3)I/O控制块 5.FPGA的结构与工作原理 在FPGA开发技术的学习中，对于其硬件的了解主要 应该注意以下5个方面： （1）FPGA工作电源类型和接入要求。现在常用的 FPGA有三种类型的电源，如内核电压、I/O驱动电压 锁相环工作电压。 （2）编程口。如JTAG口、被动串行配置口、主动 串行配置口的使用方法等。 （3）I/O端口、多用途端口、专用输入口、全局控制 口、LVDS口、锁相环时钟输入输出口的电气性能和 使用方法。 （4）FPGA内部的嵌入式模块。如RAM模块、乘法 器模块、锁相环、CPU等。 （5）配置器件。如EPCSx等大小及使用方法。 5.FPGA的结构与工作原理 输入与门的真值表 (Look Up Table,LUT) Cyclone 器件是Altera公司的一款低成本、高