PCB走线資料.docxVIP

高速PCB走线的3－W原则　PCB走线之问会产生串扰现象，这种串扰不仅仅会在时钟和其周围信号之间产生，也会发生在其他关键信号上，如数据、地址、控制和输入/输出信号线等，都会受到串扰和耦合影响。为了解决这些信号的串扰问题，布线应遵循3－W原则。　3－W原则就是让所有的信号走线的间隔距离满足：走线边沿之间的距离应该大于或等于2倍的走线宽度，即两条走线中心之间的距离应该大于或等于走线宽度的3倍。对于靠近PCB边缘的走线，PCB边缘到走线边缘的距离应该大于3倍的走线宽度。如果走线之间有过孔，那么走线间距应大于或等于走线宽度的3倍，如图所示。　图 走线的3－W原则高速PCB布线差分对走线　为了避免不理想返回路径的影响，可以采用差分对走线。为了获得较好的信号完整性，可以选用差分对来对高速信号进行走线，如图1所示，LVDS电平的传输就采用差分传输线的方式。　图1 差分对走线实例　差分信号传输有很多优点，如：　· 输出驱动总的dI/dr会大幅降低，从而减小了轨道塌陷和潜在的电磁干扰；　· 与单端放大器相比，/product/searchfile/8381.html接收器中的/product/searchfile/2186.html差分放大器有更高的增益；　· 差分信号在一对紧耦合差分对中传输时，在返回路径中对付串扰和突变的鲁棒性更好；　· 因为每个信号都有自己的返回路径，所以差分新信号通过接插件或封装时，不易受　到开关噪声的干扰；　但是差分信号也有其缺点：首先是会产生潜在的EMI，如果不对差分信号进行恰当的平衡或滤波，或者存在任何共模信号，就可能会产生EMI问题；其次是和单端信号相比，传输差分信号需要双倍的信号线。　如图2所示为差分对走线在PCB上的横截面。D为两个差分对之间的距离；s为差分对两根信号线间的距离；W为差分对走线的宽度；Ff为介质厚度。　使用差分对走线时，要遵循以下原则：　· 保持差分对的两信号走线之间的距离S在整个走线上为常数；　· 确保D＞25，以最小化两个差分对信号之间的串扰；　· 使差分对的两信号走线之间的距离S满足：S＝3H，以便使元件的反射阻抗最小化；　· 将两差分信号线的长度保持相等，以消除信号的相位差；　· 避免在差分对上使用多个过孔，过孔会产生阻抗不匹配和电感。　图2?? PCB上的差分对走线　以前，只有不到50％的电路板采用可控阻抗互连线，而现在这一比例已超过90％。如今有不到50％的电路板使用了差分对，相信在不久的将来，随着对差分对原理和设计规则的了解加深，将会有超过90％的电路板使用它 高速PCB布线拐角走线　当走线出现直角拐角时，在拐角处会产生额外的寄生电容和寄生/product/searchfile/2839.html电感，如图1所示，　这种不连续性会造成反射。　在走线确实需要直角拐角的情况下，可以采取两种改进方法，一种是将90°拐角变成两个45°拐角；另一种方法是用圆角，如图2所示。圆角方式是最好的，45°拐角可以用到10 GHz频率上。值得注意的是，对于45°拐角走线，拐角长度最好满足：L≥31W。 　图1? 直角拐角的高频等效电路 图2? 拐角走线的处理高速PCB过孔的使用 　过孔设计是由孔及孔周围的焊盘区和内层电气隔离区组成，如图1所示。过孔的寄生电感、寄生/product/searchfile/381.html电容等会影响通过过孔的高速信号，过孔的尺寸和与之相连接的焊盘对过孔的属性具有直接的影响。　1.寄生电容　过孔本身存在着对地或电源的寄生电容，如果已知过孔在内层上的隔离孔直径为D2；过孔焊盘的直径为D1；PCB的厚度为T；板基材的相对介电常数为ε；则过孔的寄生电容大小近似为　过孔的寄生电容延Κ了电路中信号的上升时问，降低了电路的速度。如果一块厚度为25mil的PCB，使用内径为10mil，焊盘直径为20mil的过孔，内层电气间隙宽度为32mil时，可以通过上面的公式近似算出过孔的寄生电容大致为0.259 pF。如果走线的特性阻抗为30Ω,则该寄生电容引起的信号上升时间延长量为　式中的系数1/2是因为过孔在走线的中途。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。　图 过孔的结构　2．寄生电感　过孔还具有与其高度和直径直接相关的串联寄生电感。若九是过孔的高度；d是中心钻孔的直径；则过孔的寄生电感L近似为　在高速数字电路的设计中，寄生电感带来的危害超过寄生电容的影响。过孔的寄生串联电感会削弱/product/searchfile/23986.html旁路电容在/info/15.html电源或地平面滤除噪声的作用，减弱整个电源系统的滤波效用c因此旁路和去耦电容的过孔应该尽可能短，以使其电感值最小。