清华大学计算机原理课件第四章半导体存储器2of2_619904460.pptVIP

№ * 3. 片选译码总结及注意事项 ⑴全译码 :全部地址线都参加译码 特点:物理地址和存储单元电路一一对应 ⑵部分译码:部分地址线没参加译码 特点:多个物理地址指向同一存储单元电路 n根地址线未参加译码，产生2n个重叠区 允许使用: 译码电路简单，地址浪费 对地址译码 的分析包括两部分： 片选信号的译码电路(高位地址加控制信号） 存储器芯片上的地址译码(低位地址加控制） № * 在多个重叠地址区中： 默认所有未参加译码的地址信号取值 为0时对应的地址成为基本地址（最常用） 其他都成为重叠地址（要注意） 线选： 用某些高位地址信号代替译码直接作为芯片的片选信号 电路更简单、重叠地址可能更多 № * ⑶地址冲突:一个物理地址指向多个存储电路。 不允许，一定要避免出现。 这一思想在I/O接口中也同样适用，系统中的I/O地址译码全是部分译码，存在重叠区。用户新增加的接口不要占用原重叠地址。 计算机原理与应用 № * §4.4存储器和CPU连接 一、考虑的几个方面　 ３、地址分配 --- 各部分存储器电路在计算机 整个存储器空间中占用的 物理地址。 ２、速度配合 １、总线负载能力　 每部分存储器电路（芯片）有一个芯片选中控制 端，由高位地址信号加必要控制信号译码产生。 内存分为ROM区和RAM区，而RAM区又分为系统区和用户区。 地址连续问题 ：不够就加驱动器。 ：不够快就在CPU时序中插入 等待周期。 № * 内存地址空间的分配 在PC机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落在0C0000H ~ 0DFFFFH范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关改变扩展存储器的地址范围。 № * 二、片选译码 常用的片选控制译码方法有线选法、译码法（部分译码法、全译码法）等。 线选法 部分译码法 全译码法 № * （1） 8KB CS （2） 8KB CS （3） 8KB CS （4） 8KB CS 1 1 1 1 A13 A14 A16 A15 A0~A12 线选结构示意图 线选法 每一根地址线选通一块芯片，这种方法称为线选法。 当存储器容量不大,所使用的存储芯片数量不多,而CPU寻址空间远远大于存储器容量时,可用高位地址线直接作为存储芯片的片选信号。 № * 4个片选信号使用4根地址线，电路结构简单。 缺点是： 系统必须保证A16～A13不能同时为有效低电平； 同部分译码法一样，因为最高段地址信号（ A19～ A17 ） 不参与译码，也存在地址重叠问题； A13 A16 A14 A15 R/W D0 ~ D7 A0 ~ A12 ④ 8K*8 D0~7 ③ 8K*8 D0~7 ② 8K*8 D0~7 CS1 ① 8K*8 D0~7 № * 部分译码法 用高位地址中的一部分地址进行译码产生片选信号。 8KB (2) CS 8KB (1) CS 8KB (4) CS 2-4 译码器 A0~A12 A13~A14 Y0 Y1 Y3 … № * 芯片 A19 ~ A15 A14 A13 A12 ~ A0 地址空间（顺序方式） ① 00 0000000000000 ～ 1111111111111 ② 01 ③ 10 ④ 11 与全译码方式的唯一区别是：系统最高段地址信号（ A19～A15 ）不参与片选译码，即这几位地址信号可以为任何值。 共占用25组地址 00000 …… 11000 …… 11111 11000 11000 11000 000000H ～ 001FFFH …… 0C0000H ～ 0C1FFFH …… 0F8000H ～ 0F9FFFH 造成地址空间的重叠 0C2000H ～ 0C3FFFH 0C4000H ～ 0C5FFFH 0C6000H ～ 0C7FFFH № * 全译码法 用全部的高位地址进行译码产生片选信号。 8KB (2) CS 8KB (1) CS 8KB (4) CS 译码器 A0~A12 A13~A19 Y0 Y1 Y3 … № * 芯 片 A19 ~A15 A14 A13 A12~A0 地址空间（顺序方式） ① 0C0000H ～ 0C1FFFH ② 0C2000H ～ 0C3FFFH ③ 0C4000H ～ 0C5FFFH ④ 0C6000H ～ 0C7FFFH 全译码方式下，系统的每一条地