北大微电子与电路基础总复习指南.pptVIP

复 习 考试时间： 7月1日(周四)上午8:00-10:00 考试地点： 二教 105 微电子部分 考试题型 判断题 (~15分) 简答题（~15分） 问答题（~25分） 请带尺子和橡皮 答疑时间 6月29日，30日 晚上6：00-9：00 答疑地点 理科二号楼2718 绪论 集成电路、集成度的概念 集成电路设计和制造的基本过程 集成电路分类 双极和CMOS集成电路 通用和专用集成电路 IC, ASIC, Foundry, chip, die 微电子部分 半导体物理基础 半导体、N型半导体、P型半导体、本征半导体、非本征半导体 掺杂、施主杂质、受主杂质 载流子、电子、空穴、多子、少子、平衡载流子、非平衡载流子 能带、导带、价带、禁带、禁带宽度、费米能级 本征载流子浓度及影响因素、掺杂半导体中载流子浓度 载流子输运 漂移、扩散、复合 电导率、电阻率、迁移率、有效质量 PN结的结构、PN结的工作原理及基本特性 单向导电性、变容特性（势垒电容）、空间电荷区特征 金半接触（肖特基接触和欧姆接触） 双极晶体管的结构及电极连接方式、双极晶体管的电流输运机制及放大机理、输出特性曲线 MOS电容的结构、相应于栅压变化半导体表面状态的变化 MOS晶体管的结构、MOS晶体管的基本工作原理及工作区域、阈值电压、MOS晶体管的种类、转移特性和输出特性曲线 简单的CMOS逻辑门电路的结构（反相器、与非门、或非门） 半导体器件物理基础 集成电路制造工艺 从原始硅片到封装测试前的关键工艺的含义 薄膜制备：氧化、化学气相淀积CVD、 物理气相淀积PVD 图形转换：光刻(基本步骤)、腐蚀/刻蚀 掺杂技术： 扩散、离子注入与退火 CMOS工艺集成 版图及版图设计规则的概念、器件及反相器的版图表述 集成电路设计及EDA系统 分层分级设计的基本概念 单元库的基本概念 综合、模拟(Simulation)的基本概念 集成电路的典型设计流程 全定制、定制(标准单元)、半定制（门阵列）、PLD/FPGA等主要设计方法的概念和特点 集成电路设计的EDA系统的主要作用 EDA、DRC、ERC、LVS的含义 SOC、IP核的基本概念 发展规律 摩尔定律的含义 发展规律与趋势 ID + VD – ID (A) VD (V) 反向（泄漏）电流 正向电流 击穿电压 VBD pn结 二极管 双极晶体管 三极管 电子流 空穴流 饱和 截止 正向工作区 放大 反向工作区 相距很近的两个pn结 N P 空间电荷区XM XN XP MOS场效应晶体管 MOSFET 施加偏压后的不同状态：积累、耗尽、反型 阈值电压，线性区，饱和区 nMOS 施加偏压后的不同状态：积累、耗尽、反型 0 0 s s FB g Q V V f MOS晶体管的种类 讲义 p 68 图3.40 四种MOSFET的截面图以及转移和输出特性曲线 器件之间的隔离 电极接触：金属与半导体的接触－欧姆接触 金属和重掺杂半导体接触能够形成欧姆接触 一定有的区域：版图 有源区（或多晶硅） 注入区 n+，或p+，如已有重掺杂区可以省 接触孔 金属 器件的制备工艺 阱和器件的隔离工艺 栅的制备 源漏的形成 金属化/互连 CMOS IC 的主要工艺步骤 前端工艺 后端工艺 CMOS反相器的版图 CMOS反相器 Vin I 阱版 II 有源区版 IV 多晶硅版 V n＋注入版 版图 双阱CMOS反相器 系统功能设计 逻辑和电路设计 RTL描述 逻辑综合(Synopsys) 逻辑/电路网表 逻辑模拟与验证 时序分析和优化 逻辑和时序是否合乎要求 调用单元库 版图设计 布图placement 布图规划（floor planning) 布线 routing 版图 版图自 动设计 软件 版图验证与检查 DRC、ERC、LVS、后仿真 最终版图与测试向量 典型实际设计流程 （标准单元库） 实现方法的比较 专用集成电路（ASIC） 全定制 标准单元 宏单元 门阵列 简单PLD：PAL、PLA ,GLA 现场可编程逻辑器件FPGA 性能、面积利用率、成本、灵活性、设计风险 高 低 需要生产厂提供 工艺文件 与设计规则 标准 单元库 宏单 元库 母片 PLD器件 向生产厂提供/需要 版图/全套掩膜版 网表/全套掩膜版 网表/引线孔 和金属互连掩膜版 无 可变 固定高度 不变 不变 可变 可变 固定 可编程 可变 按行 固定 固定 可变 可变 可变 可编程 单元外形 单元类型 单元布局 连 线 习题I： 1、什么是半导体？请从能带结构等方面解释金属、半导体、绝缘体的区别。