- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
大庆师范学院 数字电子技术课程设计报告 设计课题: 基于VHDL自动售货 姓 名: 杨浩北 学 院: 物 电 学 院 专 业: 电子信息工程 班 级: 08级() 目 录 1.设计的任务与要求···························································2 1.1设计指标·······························································2 1.2设计要求·······························································2 2.系统方案论证·······························································2 2.1程序设计································································3 2.2模拟仿真波形·····························································4 2.3模拟仿真波形分析·························································5 3实验总结····································································5 4参考文献····································································5 自动售货机设计 1. 设计的任务与要求 本设计要求使用VHDL设计制作一个自动售货机控制系统,该系统能完成货物信息储存,进程控制,硬币处理,自动找零等功能,判断钱币是否够用,当投入一元五角时输出货物,当投入两元时输出货物并找五角钱 1.1设计指标 1. 有两种硬币:1元或5角,投入1元5角硬币输出货物。 2投入2元硬币输出货物并找5角零钱。 1.2 设计要求 1. 画出电路原理图(或仿真电路图); 2. 元器件及参数选择; 3. 编写设计报告 写出设计的全过程,附上有关资料和图纸,有心得体会。 2. 方案论证 Moore型状态机设计,完成自动售货机VHDL设计。 要求:有两种硬币:1元和5角,投入1元5角硬币输出货物,投入2元硬币输出货物并找5角零钱。 状态定义:S0表示初态,S1表示投入5角硬币,S2表示投入1元硬币,S3表示投入1元5角硬币,S4表示投入2元硬币。 输入信号:state_input (0)表示投入1元硬币,state_input (1)表示投入5角硬币。输入信号为1表示投入硬币,输入信号为0表示未投入硬币。 输出信号:comb_outputs (0)表示输出货物, comb_outputs (1)表示找5角零钱。输出信号为1表示输出货物或找钱,输入信号为0表示不输出货物或不找钱。 根据设计要求分析,得到状态转换图如图所示。状态S0、S1、S2、S3和S4;输入state_inputs(0,1);输出comb_outputs(0,1);输出仅与状态有关,因此将输出写在状态圈内部。 2.1 程序设计 library ieee; use ieee.std_logic_1164.all; entity moore is port ( clk,reset : in std_logic; state_inputs : in std_logic_vector (0 to 1); comb_outputs : out std_logic_vector (0 to 1)); end moore; architecture be of moore is type fsm_st is (s0, s1, s2,s3,s4); --状态的枚举类型定义 signal current_state, next_state: fsm_st; --状态信号的定义 begin reg: process (reset,clk) --时序进程 begi
您可能关注的文档
最近下载
- 登革热诊疗方案(2024年版).pdf VIP
- 人教版PEP小学英语六年级上册第一单元测试卷.pdf VIP
- 《装配式装修标准化模块化设计 》课件——模块七:装配式装修卫浴部品体系设计.ppt VIP
- 《全装饰住宅部品集成技术》课件——模块六:集成厨房部品体系设计装配式装修.pptx VIP
- 破晓剧本(红色剧目).docx VIP
- 《装配式装修标准化模块化设计 》课件——模块六:集成厨房部品体系设计装配式装修.ppt VIP
- 国际投资(第六版)课件 SolMcL_6e_ch10.ppt VIP
- 《装配式建筑装饰装修》习题-04收纳系统设计.docx VIP
- 装配式建筑装饰装修-标准化.pptx VIP
- 常用电子管参数及脚位5.doc VIP
文档评论(0)