基于QuartusII多功能数字钟设计.docVIP

多功能数字钟设计 摘要：利用QuartusII软件采用模块化设计方法设计一个数字钟。通过原理图输入进行设计，取代VHDL语言设计。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试。实现并充分领略硬件设计软件化的精髓。 关键词：软件; 数字钟; 模块化; VHDL; 可编程; 硬件 Abstract:Using the QuartusII software design a digital bell with the blocking method.The design takes theory drawing instead of VHDL language.After emluating and debuging successfully,translate and edit the code.Then,download the result to the programmable SmartSOPC system and test it in hardware.Realizing the soul of designing hardware by software. Keywords:software; digital bell; blocking method; VHDL; programmable; hardware 目录 一、设计内容简介……………………………………………………………………2 二、设计要求…………………………………………………………………………2 三、方案论证（整体电路设计原理）…………………………………………………2 四、子模块设计原理 4.0 脉冲产生电路……………………………………………………………5 4.1 计时电路…………………………………………………………………8 4.2 显示电路………………………………………………………………12 4.3 保持电路………………………………………………………………14 4.4 清零电路………………………………………………………………14 4.5 校分电路………………………………………………………………15 4.6 校时电路………………………………………………………………15 4.7 整点报时电路…………………………………………………………16 4.8 闹钟设定电路…………………………………………………………17 4.9 音乐产生电路…………………………………………………………18 4.10 闹钟报时电路………………………………………………………23 4.11 闹铃关闭电路………………………………………………………24 4.12 星期调整电路………………………………………………………25 4.13 电路总图……………………………………………………………26 五、实验中遇到问题及解决方法……………………………………………………27 六、结论………………………………………………………………………………29 七、实验心得…………………………………………………………………………29 八、参考文献…………………………………………………………………………30 设计内容简介 设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、 整点报时等功能。 我们设计的电路在具有基本功能的基础上，增加了下列功能：整点报时、闹钟设置、彩铃和星期显示调节功能。 设计要求 2.0 基本要求 1、能进行正常的时、分、秒计时功能； 2、分别由六个数码管显示时分秒的计时； 3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）； 4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）； 5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）； 6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）； 2.1 提高部分要求 1、使时钟具有整点报时功能（当时钟计到59’53”时开始 报时，在59’53”, 59’55”,59’57”时报时频率为512Hz，59’59”时报时频率为1KHz）； 2、闹表设定功能； 方案论证 本实验在实现实验基本功能的基础上，加入了整点报时、闹钟设置、彩铃和星期显示调节功能。 图1为实验功能方框图： 图1 实验方框图 数字计时器基本功能是计时，因此首先需要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为48MHZ，通过分频获得所需脉冲频率（1Hz,1KHz,2KHz）。为产生秒位，设计一个模60计数器，对1HZ的脉冲进行秒计数，产生秒