FPGA的IIR数字滤波器完美版.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA的IIR数字滤波器完美版

吉 林 农 业 大 学 本 科 毕 业 设 计 题目名称:基于FPGA的IIR数字滤波器 学生姓名: 王伟 院 系:信息技术学院 专业年级:09级电子信息科学与技术 指导教师: 郭颖 职 称: 讲师 2013 年 4 月 24 目 录 1 序 言 1 1.1 课题研究的背景和意义 1 1.2 国内外发展现状 1 1.3 IIR数字滤波器概念 3 1.4 IIR数字滤波器的原理 3 1.5 IIR数字滤波器的设计方法 4 1.5.1 IIR数字滤波器的模拟转换设计法 4 1.5.2 IIR数字滤波器的零极点累试法 4 1.5.3 优化设计法 5 1.6 IIR数字滤波器的硬件实现方案 5 1.6.1.方案一:直接相乘累加式 5 1.6.2.方案二:基于ROM查表法的VHDL结构化设计 6 1.6.3 方案三:基于ROM查表法的改进型设计 7 2 EDA技术和可编程逻辑器件 9 2.1 电子设计自动化EDA技术 9 2. 2 可编程逻辑器件 9 2.2.1 可编程逻辑器件简介 9 2.2.2 使用FPGA器件进行开发的优点 9 2.2.3 FPGA设计的开发流程 10 2.3 硬件描述语言VHDL及数字系统设计方法 11 2.3.1 硬件描述语言VHDL简介 11 2.3.2 利用VHDL设计数字系统 11 3 IIR数字滤波器的设计与仿真结果分析 11 3.1 各模块的设计与仿真结果分析 11 3.1.1 时序控制模块的设计与仿真结果分析 12 3.1.2 延时模块的设计与仿真结果分析 12 3.1.3 补码乘加模块的设计与仿真结果分析 13 3.1.4 累加模块的设计与仿真结果分析 15 3.1.5 顶层模块设计 15 3.2 IIR数字滤波器的仿真与结果分析 16 3.2.1 IIR数字滤波器的系统设计 16 3.2.2 IIR数字滤波器的系统仿真与结果分析 17 3.2.3 高阶IIR数字滤波器的实现 19 参考文献 21 致 谢 22 附 录 23 基于FPGA的IIR滤波器设计 姓 名:王伟 专 业:电子信息科学与技术 指导教师:郭颖 摘 要:数字信号处理在科学和工程技术许多领域中得到广泛的应用,与FIR数字滤波器相比,IIR数字滤波器可以用较低的阶数获得较高的选择性,故本课题采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法,然后通过MAX+PLUSⅡ的设计平台,采用自顶向下的模块化设计思想将整个IIR数字滤波器分为:时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后,进行了仿真和综合。仿真结果表明,本课题所设计的IIR数字滤波器运算速度较快,系数改变灵活,有较好的参考价值。 关键词:电子设计自动化,IIR数字滤波器,现场可编程门阵列,硬件描述语言 The design for IIR digital filter based on FPGA Name:Wangwei Major:lectronic information science and technology Tutor:Guoing Abstract: Digital signal processing is widely used in lots of fields, such as in science and project technique. Compared with FIR digital filter, IIR digital filter can get high selectivity with low factorial. A kind of IIR digital filter design method was introduced in the paper, which is based on FPGA. By used the design plant of MAX+PLUSⅡ, we adopt blocking method named “Top-down ” and divide the entire IIR digital filter into four blocks, which are Clock control, Time delay, Multiply-addition and Progression. After described with VHDL, we

文档评论(0)

ipad0a + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档