第11讲算与术运算电路和竞争冒险 .pptVIP

第 11 讲 课时授课计划 超前进位加法器 并行进位（超前进位）的思想：高位用的进位信号不取自低位的进位信号而直接取自低位的数据。即由逻辑电路根据输入信号同时形成各位向高位的进位。 什么情况下产生进位（Ci=1）? 观察Ci=AiBi+(Ai+Bi)Ci-1 当Ai=1,Bi=1，即AiBi=1时，有Ci=1 定义Gi=AiBi为进位产生（Generation）函数 当Ai和Bi中只有一个为1，即AiBi=0，Ai+Bi=1时，有Ci=Ci-1 若Ci-1=1，则Ci=1 定义Pi=Ai+Bi为进位传递（Propagation）函数 则由Ci=Gi+PiCi-1可以得到如下递推式： Ci 的递推式 C1=P1C0+G1 C2=P2C1+G2=P2P1C0+P2G1+G2 C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3 C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4 …… 各进位输出仅取决于Pi,Gi,C0，而Pi,Gi取决于Ai,Bi，已知Ai,Bi,C0能并行提供（二进制并行加法器），所以各位的进位能同时产生，运算速度得以提高。 例4 用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器。???? 例5 用4位二进制并行加法器实现X*Y,其中X=x3x2x1x0，Y=y3y2y1y0。? 险象的判断(续) 卡诺图法（险象的判断和消除相统一） 做法： 1）当函数为与或表达式时，先作出其卡诺图； 2）画出与表达式中各“与”项相对应的卡诺圈； 3）若存在两个卡诺圈相切（即两个卡诺圈之间存在不被同一个卡诺圈包含的相邻最小项），则该函数描述的电路可能产生险象。 例2 已知某逻辑电路对应的函数表达式为 ??? 试判断该电路是否可能产生险象。 说明：由于冒险出现的可能性很多，而且组合电路的冒险现象只是可能产生，而不是一定产生，更何况非临界冒险是允许的。因此，实用的判别冒险的方法是测试。可以认为只有实验的结果才是最终的结论。 冗余项的选择也可以通过在函数卡诺图上增加多余的卡诺圈来实现。??? 具体方法:若卡诺图上某两个卡诺圈“相切”，则用一个多余的卡诺圈将它们之间的相邻最小项圈起来，与多余卡诺圈对应的“与”项即为要加入函数表达式中的冗余项。 消除冒险现象的方法(续) 增加惯性延时环节（接入滤波电容）???? 消除险象的另一种方法是在组合电路输出端连接一个惯性延时环节。通常采用RC电路作惯性延时环节（在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容），如图所示。由电路知识可知，图中的RC电路实际上是一个低通滤波器。由于竞争引起的险象都是一些频率较高的尖脉冲信号，因此，险象在通过RC电路后能基本被滤掉，保留下来的仅仅是一些幅度极小的毛刺，它们不再对电路的可靠性产生影响。 消除冒险现象的方法(续) 选通法 （避开险象而不是消除险象）??? 选通法不必增加任何器件，仅仅是利用选通脉冲的作用，从时间上加以控制，使输出避开险象脉冲。??? 由于组合电路中的险象总是发生在输入信号发生变化的过程中，且险象总是以尖脉冲的形式输出。因此，只要对输出波形从时间上加以选择和控制，利用选通脉冲选择输出波形的稳定部分，而有意避开可能出现的尖脉冲，便可获得正确的输出。 消除冒险现象的方法(续) 加封锁脉冲 在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换结束后消失。 小结 加法器（是构成算术运算器的基本单元） 半加器 全加器 并行加法器 串行进位 超前进位（超前进位思想） 加法器的应用 比较器 一位比较器 两位比较器 4位比较器 比较器的级联扩展 比较器的应用 组合逻辑电路的竞争和冒险 竞争、冒险的概念 竞争、冒险的分类 险象的判断（代数法、卡诺图法） 险象的消除（增加冗余项、增加惯性延时环节、选通法） 解 首先，作出给定函数的卡诺图，并画出函数表达式 中各“与” 项对应的卡诺圈，如图所示。 观察该卡诺图可发现，包含最小项m1，m3，m5，m7的卡诺圈和包含最小项m12，m13的卡诺圈之间存在相邻最小项m5和m13，且m5和m13不被同一卡诺圈所包含，所以这两个卡诺圈“相切”。 ABCD m5(0101) m13(1101) 表明当B=D=1，C=0时电路可能由于A的变化而产生险象。 用增加冗余项的方法（修改逻辑设计）消除险象???? 增加冗余项的方法是，通过在函数表达式中“或”上多余的“与”项或者“与”上多余的“或”项，使原函数不可能在某种条件下化成X+X 或者X·X 的形式，从而消除可能产生的险象。