课件邹虹04.pdf

《数字电路与逻辑设计》 《数字电路与逻辑设计》 贺利芳 Tel E-mail：hlf_cqupt@126.com 第4 章集成触发器 集成触发器概述 具有记忆功能、能够存储数字信息，是构成时序逻辑电 路的主要存储单元，也是数字系统中常见的一种基本单元 电路。 触发器定义 能够存储一位二进制信号的基本单元电路。 触发器特点 ① 具有两个能自行保持的稳定状态，用来表示逻辑状 态的0和 1，或二进制数的1和0； ② 根据不同的输入信号可以置0或1； ③ 在输入信号消失后，能将获得的新状态保存下来。 集成触发器的种类很多，本章主要介绍集成触发器的 逻辑功能以及它们的工作特性。 1 1 第4 章集成触发器 4.1 基本RS触发器 4.2 钟控触发器 4.2.1 钟控RS触发器 4.2.2 钟控D触发器 4.2.3 钟控JK触发器 4.2.4 钟控T和T’触发器 4.2.5 锁存器 4.3 主从JK触发器 4.3.1 主从JK触发器的工作原理 4.3.2 主从JK触发器的一次翻转 4.4 边沿触发器 4.4.1 下降沿JK触发器 4.4.2 维持- 阻塞D触发器 4.4.3 CMOS触发器 2 2 4.1 基本RS 触发器 基本RS触发器的组成（P123 ） SD ＆ G2 RD ≥1 Q Q ＆ ≥1 RD G Q SD Q 1 (a) 图4-1 基本RS触发器电路 (b) ⎧两个输入端：S 和R ⎧ D D 当Q 0 、Q 1时，称触发器状态为0 ⎪ ⎪ ⎨ ⎨ ⎪ ⎪ 称触发器状态为 Q Q 当Q 1 、Q 0时， 1 ⎩两个输出端： 和 ⎩ 3 3