第四讲 时序分析基础之二 课程讲义.pdf

时序分析基础 基本时序路径—— 三类基本约束路径 输入信号 pin2reg 内部信号 reg2reg 输出信号 reg2pin 时序分析基础 基本时序路径—— 寄存器到寄存器的路径（reg2reg） 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） 时序分析基础 基本时序路径—— 寄存器到管脚的路径（reg2pin） 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） pin2reg约束值： 1. 直接约束取值4ns 2. 间接约束取值6ns 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） 建立时间 Launch edge + Tc2s + extTco + Tpcb + Tp2r latch edge + (Tc2r + uTc2r) - uTsu 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） 建立时间 (Tc2s - Tc2r) + extTco + Tpcb (latch edge - Launch edge) – uTsu + uTc2r - Tp2r 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） 保持时间 Launch edge + Tc2s + extTco + Tpcb + Tp2r latch edge + (Tc2r + uTc2r) + uTh 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） 保持时间 (Tc2s - Tc2r) + extTco + Tpcb (latch edge - Launch edge) + uTh + uTc2r - Tp2r 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） (Tc2s - Tc2r) + extTco + Tpcb (latch edge - Launch edge) + uTc2r – uTsu - Tp2r (Tc2s - Tc2r) + extTco + Tpcb (latch edge - Launch edge) + uTc2r + uTh - Tp2r 取input delay = (Tc2s - Tc2r) + extTco + Tpcb 则input delay (latch edge - Launch edge) + uTc2r – uTsu - Tp2r 且input delay (latch edge - Launch edge) + uTc2r + uTh - Tp2r 时序分析基础 基本时序路径—— 管脚到寄存器的路径（pin2reg） Setup time slack = Data Required Time –Data Arrival Time Data Arrival Time = Launch Edge + input max delay + Tp2r Data Required Time = Latch Edge + uTc2r - uTsu Hold time slack = Data Arrival Time – Data Required Time Data Arrival Time = Launch Edge + input min delay + Tp2r Data Required Time = Latch Edge + uTc2r + uTh 时序分析基础 源同步接口输入路径分析实例 —— 系统框图 时序分析基础 源同步接口输入路径分析实例 —— 实物照片 时序分析基础 源同步接口输入路径分析实例 —— 时钟和数据总线的时序关系 时序分析基础 源同步接口输入路径分析实例 —— 最佳时序采样模型 CMOS Sensor Tsu Th D[7:0]