数字电路与逻辑电路的设计 第6章 半导体存储器.pptVIP

a.存储矩阵 作 业 6.4存储器的扩展 当使用一片ROM或RAM器件不能满足对存储容量的需求时，则需要将若干片ROM或RAM组合起来，构成更大容量的存储器。存储容量的扩展方式有：位扩展方式、字扩展方式及复合扩展。 6.4.1 位扩展 通常RAM芯片的字长多设计成1位、4位、8位等，当实际的存储器系统的字长超过RAM芯片的字长时，需要对RAM实行位扩展。 位扩展可以利用芯片的并联方式实现，即将RAM的地址线、R//W线和片选信号线对应地并接在一起，而各个片子的输入/输出（I/O）作为字的各个位线 所需的芯片数量为（1024×8）/（1024×4）=2片，地址总线为10根，数据总线为8根。 【1 】 把1024×4的RAM扩展为1024×8的 RAM。 解： 连线图 【2 】 把1024×1的RAM芯片扩展成1024×8的RAM。 解： 所需的芯片数量为（1024×8）/（1024×1）= 8片，地址总线为10根，数据总线为8根 。 连线图 6.4.2 字扩展 若每一片存储器(ROM或RAM）的数据位数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器，字数的扩展可以利用外加译码器控制芯片的片选输入端来实现。 【例3】将1K×4的RAM芯片扩展为2K×4的存储器系统。 所需的芯片数量为（2K×4）/（1K×4）= 2片，地址总线为11根，数据总线为4根。 解： 连线图 第一片的存储容量为1K×4，地址范围是 3FFH 1 1 0 000H 0 0 0 十六进制 A9 A8 A7…A0 A10 第二片的存储容量为1K×4，地址范围是 7FFH 1 1 1 400H 0 0 1 十六进制 A9 A8 A7…A0 A10 【例4 】 用256×8位的RAM接成一个1024×8位 解： 所需的芯片数量为（1K×8）/（256×8）= 4片，地址总线为10根，数据总线为8根。 连线图 第6章 半导体存储器 ?本章要点 本章主要介绍静态随机存储器与动态随机存储器的电路结构特点和工作原理，并且概括地介绍了只读存储器的结构特点和只读存储器的类型。重点介绍存储器的扩展方法。 动态MOS存储单元 6.1 概述 半导体存储器 ：用于储存大量二进制数据的半导体器件，它是由存储单元矩阵构成。 位（bit）：二进制中的一个数码，它是半导体存储器中存储数据的最小单位。 字节（Byte）：8位（bit）二进制数。 半字节（nibble）：一个字节分为两组，4位为半个字节 字（word）：一个完整的信息单位，通常一个字包含一个或多个字节 。 半导体存储器由存储单元矩阵构成，每个存储单元中要么是0，要么是1，每个矩阵单元可以通过行和列的位置来确定 ，存储单元矩阵可以有几种不同的构成形式。 32个存储单元的半导体存储器 半导体存储器的重要指标： 1．存储容量 指存储器可以容纳的二进制信息量，以存储器中存储地址寄存器（MAR， Memory Address Register）的编址数与存储字位数的乘积表示，M位地址总线、N位数据总线的半导体存储器芯片的存储容量为2M×N位。 如，某存储器芯片的MAR为16位，存储字长为8位，则其存储容量为216×8位 = 64K×8位，64K即16位的编址数。 2．存储速度 存储器的存储速度可以用两个时间参数表示 ：“存取时间”(Access Time) TA 和“存储周期”(Memory Cycle)TMC ，存储周期TMC略大于存取时间TA。 启动一次存储器操作，到完成该操作所经历的时间 起动两次独立的存储器操作之间所需的最小时间间隔 6.2随机存储器 随机存取存储器也称随机存储器或随机读/写存储器（RANDOM - ACCESS MEMORY ），简称RAM。RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息,分为静态随机存取存储器 ( SRAM ) 和动态随机存取存储器 ( DRAM ) 。 （1）SRAM （ STATIC RANDOM - ACCESS MEMORY ） MOS管组成的单极型SRAM是由6个MOS管组成的双稳态触发电路。SRAM的特点是只要电源不撤除，写入SRAM的信息将不会消失，不需要刷新电路。同时再读出时不破坏原存信息，一经写入可多次读出。SRAM的功耗较大，容量较小，存取速度较快。