bandgap版图设计 新.docVIP

摘 要 集成电路掩模版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功能。模拟版图设计对电路的性能有更高的要求，要求模拟版图设计者使用更多的方法去优化电路，减小电路的寄生参数，提高电路的稳定性。 本论文首先介绍；； Abstract IC mask layout are essential to achieve the design of integrated circuit manufacturing sectors, it is not only related to the ICs functions are correct, but also great extent affect IC performance, cost and functionality. Simulate the performance of the circuit layout have higher demands to analog layout designers to use more methods to optimize the circuit, reducing the parasitic circuit parameters, to improve the stability.  This paper first introduces the semiconductor manufacturing technology, analog IC layout design of the basic flow, then bandgap of the cell layout to the overall layout design process specific analog layout design introduced some of the details and some solution to the problem, and finally introduce some layout and packaging technology.  The design of full custom design using cadence tools IC610 for bandgap of the layout design, then use the diva of the physical layout verification. Keywords: layout; bandgap; cadence; physical verification 目 录 1 绪论 1 2 工艺简介 3 2.1 光刻 3 2.2 掺杂 4 2.3 淀积 4 2.4 CMOS工艺 4 2.5 PNP工艺 6 2.6 POLY电阻工艺 7 3 Cadence简介 9 4 bandgap版图设计流程 11 4.1 原理图 11 4.1.1 原理图信息 12 4.1.2 Bandgap简介 12 4.1.3 Bandgap仿真 13 4.2 模块划分 14 4.3 单元版图设计 15 4.3.1 模块MP1_MP3版图设计 15 4.3.2 模块MP2_MP4版图设计 16 4.3.3 模块MP9，MP10版图设计 17 4.3.4 模块MN1_MN3版图设计 18 4.3.5 模块MN2_MN4版图设计 19 4.3.6 模块MN5_MN8版图设计 20 4.3.7 模块NCH版图设计 21 4.3.8 模块R1版图设计 22 4.3.9 模块R2版图设计 22 4.3.10 模块Q1_Q2版图设计 23 4.3.11 模块Q3,Q4,Q5版图设计 24 4.4 整体版图设计 25 4.4.1 平面布局 26 4.4.2 布线 27 4.5 验证 27 4.5.1 设计队则检查（DRC） 27 4.5.2 版图与原理图的对照（LVS） 28 4.5.3 版图几声参数提取（LPE） 28 4.5.4 寄生电阻提取（PRE） 28 结论 30 致 谢 31 参考文献 32 附录A 英文文献 33 附录B 中文译文 37 附录C Bandgap的Schematic网表 40 附录D Bandgap的layout网表 43 1 绪 论 无论是数字集成电路设计还是模拟、混合集成电路设计，版图设计都是必不可少的重要设计环节。随着芯片规模的不断增长，栅长变得越来越小，芯片的集成度逐渐增加，设计复杂度也逐渐增加，产品的面市时间则要求更短，版图设计越来越凸显出它的重要性并逐渐成为I