ISE 14.3 简单教程.pdf

Xilinx ISE 14.3 简单教程 本节以一个8 位可逆计数器的FPGA 开发过程为例介绍Xilinx ISE14.3 集 成开发环境的使用。 启动ISE 软件，进入如图1 所示的ISE 集成开发环境，选择菜单[File]的[New Project]功能，出现如图2 的对话框。“Name”用于指定项目的名称，“Location” 用于指定项目设计数据的保存位置，默认是在ISE 的安装目录下。设计者可以 自行更改项目存放的位置。需要特别注意的是，由于ISE 软件不支持中文字符， 所以不论是“Name”还是“Location” 中最好不包含有中文字符，否则会导致项目 保存时发生错误。 在“Name”框内填上项目名称，例如“count8_updn” ，ISE 自动在当前保存路 径“Location” 的目录下创建名为“count8_updn” 的目录，并将与“count8_updn”项 目相关的文件都保存在该目录中。“Top-Level Source Type”默认选择“HDL” 。 图1 ISE 集成开发环境 图2 新项目的建立 点击“Next”后，弹出如图3 所示的芯片选择对话框，准备为“count8_updn” 项目选择设计芯片。 这个步骤主要是选择FPGA 芯片的类型、速度、封装，同时选择项目的主 要输入方式、综合方式和模拟方式等信息。图3 中在“Family” 中选择Spartan3E 系列芯片；在“Device” 中指定采用“XC3S500E”芯片；芯片的封装形式“Package” 是“PQ208” ，即表面贴装208 个管脚的芯片；芯片的速度“Speed”为“-4” ；项目 采用“HDL 语言”作为主要输入形式；逻辑综合工具“Synthesis Tool”选用了“XST (VHDL/Verilog)”，即可以进行VHDL 和Verilog 两种语言形式源代码的编译和 处理。波形的模拟仿真工具“Simulator”选择“Modelsim-XE VHDL” 或者 ISim （VHDL/Verilog ）工具。其它设置使用默认值即可。 图3 芯片型号的选择 配置完成后，连续点击“Next” ，直到弹出如图4 的项目概要信息对话框。 该对话框中描述了当前正在创建的项目的概要信息，包括项目的名称“Project Name” 、项目保存的路径“Project Path” 、所采用的硬件描述语言“Top Level Source Type”，以及所使用的设备的信息等。 单击“Finish” ，完成项目的创建，如图 5 所示，一个名为“count8_updn” 的 项目文件就已经建立了。 图4 项目概要信息 图5 一个空的项目 图5 包含了4 个子窗口，其中“Sources”是源文件窗口，“count8_updn”创建 的所有文件都将在该窗口中显示；“Processes”是动作窗口，所有的命令都可以 在该窗口执行；最下方的“Transcript”是状态窗口，操作命令执行的过程和结果 都可以在这个窗口中显示出来，可以用于观察运行的状态；主窗口位于右侧， VHDL 代码和波形的输入都将在其中进行。 需要注意的是“Processes”窗口中的动作命令是与“Sources”窗口中的源文 件对应的。在“Sources” 中选中某个源文件，该文件可以执行的全部操作都将在 “Processes”窗口中显示。设计者可以根据设计需要，选择某一个操作去执行。 图6 新建源文件 如图6 所示，在源文件窗口的“count8_updn”上单击右键，在弹出的菜单中 选择[New Source]功能，就可以启动一个图7 的创建源文件的对话框。文件类 型选择“VHDL Module” ，“File name”栏内填入源文件的名字。注意此时源文件 的名字最好与项