FPGA的异步串行通信毕业论文.docVIP

摘 要 为了适应全数字化自动控制更加广泛的应用，采用FPGA对UART进行多模块的系统设计的方法，使串口通信的集成度更高。对UART系统结构进行了多模块的分解。UART(通用异步收发器)是一种应用广泛的短距离串行传输接口，常用于短距离、低速、低成本的通信中。本文采用Verilog语言设计了一个UART发送模块和接收模块，从而可实现FPGA和PC机的异步串行通。利用Altera公司的EP1C6Q240I8芯片，采用Altium Designer Summer 09画出原理图及PCB图且在QuartusII9.0环境下进行设计、编译、仿真。 关键字：UART，FPGA，Verilog，原理图，PCB ABSTRACT In order to meet the full digital automatic control is used more and more widely, a systematic design method of FPGA module of UART, the serial communication, a higher degree of integration. The structure of UART system is decomposed multi module. UART (Universal Asynchronous Receiver Transmitter) is a short distance serial transmission interface is a widely used, communication used in short distance, low speed, low cost. This paper describes the design of a UART transmitting module and a receiving module using Verilog language, which can be asynchronous serial FPGA and PC machine implementation. Using EP1C6Q240I8 chip of Altera company, 09 draw the schematic diagram and PCB diagram and design, compile, simulation in QuartusII9.0 environment using Altium Designer Summer. Key Words: UART，FPGA，Verilog，Schematic diagram，PCB 1 1.1 课题任务 1 1.2 课题要求 2 1.3 研究意义 3 第2章 设计方案 5 2.1 硬件部分 5 2.1.1 电源模块 5 2.1.2复位电路 8 2.2.1软件工具 10 2.2.2模块流程图 13 第3章 实现功能描述 16 3.1实现功能描述 16 3.2电路设计 16 3.2.1主要芯片介绍 16 3.2.2原理图设计 18 3.2.3 PCB图设计 21 3.3 软件设计 25 第4章 调试与实现 31 4.1 调试中遇到的重点和难点 31 4.2 解决方案 31 4.3 实现展示 31 第5章 总结 36 参考文献 37 第1章 引言 1.1 课题任务 本课题任务是使用Verilog语言,写一个异步串行通信(UART)接口，并在FPGA上面仿真实现。 Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。 异步串行通信(UART)是一种广泛应用的串行数据传输协议，UART的要求是传输线少，可靠性高而且传输距离远。UART功能负责从总线采集数据，转换成传输格式，然后发送到串口。也负责从串口接收数据，检查和删除附加的位，并传送结果数据给总线。异步串行通信广泛的应用于军事、工业、自动控制、仪器、通信、医药、话音图像处理等众多领域。现实应用中多采用专用集成芯片实现UART功能，如8250、825 0A、16450、16C4