数字电路复习兴湘.pptVIP

一、逻辑代数基础 1.1重点和难点 1.1.1逻辑代数与基本逻辑函数 逻辑代数即是用于二值逻辑电路中的布尔代数。其特点: 一是它的所有变量与函数值仅有两个特征值0和1，具有排中性，它们所表示的是一对互为相反的差异，它的公式、规则、定理与定义均需用二值逻辑的因果关系来理解； 二是逻辑代数只有三种基本运算，即与、或、非，对应的即是逻辑与、逻辑或和逻辑非。 1.1.2逻辑代数的基本公式与定理 逻辑函数的基本定理 1)代入定理 2）对偶定理 对于任何一个逻辑函数式Y，若将其中的“*”，换成“+”，“+”换成“*”，1换成0，0换成1，则的出一个新的函数式Y’，把YD称为函数式Y的对偶式。 原函数式Y与对偶函数式 YD互为对偶函数，两个函数相等，则它们的对偶式必相等。 如上表中的基本公式和对偶式。 3）反演定理 对于任何一个逻辑函数式Y，若将其中的“*”换成“+”，“+”换成“*”，1换成0，0换成1，并将原变量换成反变量，反变量换成原变量，则得出的新的逻辑函数式即为原函数式的反函数Y。 反演定理应用中要注意的两个问题： 1、运算顺序不能变； 2、不是一个变量上的非号不变。 逻辑函数的化简 最简逻辑函数的标准 一个逻辑函数可以有多种不同的逻辑表达式，如与-或式、或-与式、与非-与非式以及与-或-非式等。不同形式有不同的标准，但它们很容易转换。所以我们主要介绍最简与或式。 最简与或式的标准： 1、与项的个数最少； 2、每个乘积项中的因子也最少。 逻辑函数的代数化简法 例如化简 L=AB+AC’+BC’+B’C+BD+ADE（F+G） L=A（B+C’）+BC’+B’C+BD+ADE（F+G）=A(B’C)’+BC’+B’C+BD+ADE（F+G） =A+BC’+B’C+BD+ADE(F+G)=A+BC’+B’C+BD 逻辑函数的卡若图化简 最小项的定义及其性质 逻辑函数的最小项表达式 用卡若图表示逻辑函数 用卡若图化简逻辑函数 1、化简的依据 2、化简的步骤 3、无关项和约束条件 例题1 使用卡诺图判断下列两组逻辑函数Y1和Y2有何关系： Y1=ABC+ABC+ABC+ABC Y2=ABC+ABC+ABC+ABC 例题2 使用卡诺图法将逻辑涵数Y=∑m（5，6，7，8，9）+ ∑d（10，11，12，13，14，15）化简成最简与非-与非式 2.1.2集成逻辑门电路 1.TTL与非门电路 2。TTL与非门的电路特性及主要参数 电压传输特性及输入噪声容限 输入特性 Ii=f（Vi） 传输延迟时间:TPd=1/2(Tphl+Tplh) 3. “线与” 集电极开路门(OC门) 三态门（TSL门） 4.CMOS门电路 CMOS传输门 A B 3 组合逻辑电路 组合逻辑电路在逻辑功能上的特点是： 电路在任何时刻产生的稳定的输出信号， 仅取决于该时刻的输入信号,而与输入信号作用前电路原来的状态无关。 重点： 常用组合逻辑电路的逻辑功能及其应用；组合逻辑电路的分析方法与设计方法。 组合逻辑电路设计 对于给定要求完成的逻辑功能及选用器件，设计出相应的逻辑电路。 组合逻辑电路设计步骤 常用的组合逻辑电路 编码器—执行编码功能的电路 编码—完成代码与某一系列的数字或事物产生一一对应关系的过程。 常用的编码器有：二进制编码器、二-十进制编码器、优先编码器等。 译码器—实现译码功能的电路 译码 –是编码的逆过程，就是把一个二值代码转换成一个输出信号。 译码器--按其用途可分为变量译码器、码制变换器和显示译码器。 例如3线-8线译码器74LS138的逻辑图如下： 例题：试用两片74LS138扩展成4线-16线译码器。并加入必要的门电路实现一个判别电路，输入为4为二进制代码，当输入代码能被5整除时电路输出为1，否则为0。 138扩展为4线-16线译码器的连接图 2）判别电路实现。依题意做出判别电路输入输出真值表如下： 判别电路真值表 例题：3/8译码器连接如下图（a）、（b）试分析其逻辑功能，并指出其名称。 上题图（a）所示电路中，138的G1=1，G2A=0待传送的脉冲信号加在G2B端上。因此，地址码选中的通道直接传送输入脉冲信号。该电路叫脉冲分配器。 图（b）所示电路中，138的G2A、G2B均接0，G1接要传送的数据，所以要使138工作D必须为1，即地址码选中的通道输出为0，若D=0，138不工作所有输出均为1，自然包括地址选中的输出端。由此可见该电路是一个数据分配器，且为反码输出。