比较器数据手册CMPV11特性和概述-CypressSemiconductor.PDFVIP

比较器数据手册CMP V 1.1 001-94568 Rev. ** 比较器 Copyright © 2014 Cypress Semiconductor Corporation. All Rights Reserved. PSoC® 模块 API 存储器（字节） 引脚数量 资源 CapSense® I2C/SPI 定时器 闪存±3% RAM （每个外部I/O） CY8C20xx7、CYRF89435、CYRF89535 – – – 141 0 0 至2 特性和概述  可选的正向和负向输入  直接连接至中断控制器  可编程的功耗 CMP 用户模块具有两个比较器，每个比较器都能对两个可选模拟输入信号进行比较。将两个输入中的一个 作为参考电压。输入和输出的功能与布线都是灵活的。比较器的输出和相邻比较的输出器可以与任意两个 输入的逻辑函数进行组合。此外，您可以将该组合输出与锁存值结合起来，并将它路由到某个引脚的输出 或中断控制器。CMP 用户模块控制了输入多路复用器和比较器。放置用户模块后，组合逻辑会自动进行配 置，但是可以通过器件编辑器更改。 赛普拉斯半导体公司uctor Corporation • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 文档编号：001-94568 Rev. ** 修订日期November 20, 2014 比较器 图1. CMP 框图 功能说明 CMP 用户模块包括：  两个具有双端口输入的比较器  全局模拟总线输入  正向输入（PMux）或一个CMP （或两个）可选低通滤波器  负向输入（NMux）端的三个可选参考电压  输出端可配置的组合逻辑 它们被禁用时，比较器没有功耗。两个活动模式提供了一个轨至轨的全输入范围以及一个有限输入范围稍 微小的电源选项。正向输入电压高于负向输入电压时，比较器的输出为高电平。 当放置用户模块时，可配置的组合逻辑会自动设置一个默认的配置。默认情况下不会使能锁存。通过配置 CMP 用户模块，可以将比较器的结果传输到输出端。如果需要其他功能，可以通过GUI 接口来配置组合 逻辑。 输出组合逻辑是由CMP LUT 和锁存逻辑组件的。每个LUT 包括：两个输入、比较器（CMPx）的输出以 及相邻比较器（CMPy ）的输出。可通过配置某个CMP LUT 实现一个两输入逻辑功能（共十六个）。有 关的可能配置详细信息，请参见下表。锁存逻辑在SysClk 的上升时钟沿上锁存CMPx 的输出。通过使用 其他CMP LUT 输出的上升沿或者将0 写入CMP_RDC 寄存器的CMP0L 位，可以复位锁存器。您可以使 用CMP_ClearLatchx() API 函数。请参考PSOC Designer 文件。 文档编号:001-94568 Rev. ** 页2/16 比较器 这两种比较器均都可用于生成单一的中断。寄存器的CINT0 和CINT1 位是AND 门的输入端，由此结合为 输出到模拟中断的OR 门组合。将在器件编辑器中设置输出中断逻辑。有关器件编辑器中数字互连视图使 用情况的详细信息，请参考 “PSoC Designer 集成开发环境用户指南”。 表1. 16 个双输入布尔逻辑函数 A B ~A