EDA第2章 PLD硬件特性及编程技术.pptVIP

2.4.1 查找表逻辑结构 图2-24 FPGA查找表单元 2.4 FPGA的结构与工作原理 2.4.1 查找表逻辑结构 图2-25 FPGA查找表单元内部结构 2.4.2 Cyclone系列器件的结构与原理 图2-26 Cyclone LE结构图 2.4.2 Cyclone系列器件的结构与原理 图2-27 Cyclone LE普通模式 2.4.2 Cyclone系列器件的结构与原理 图2-28 Cyclone LE动态算术模式 2.4.2 Cyclone系列器件的结构与原理 图2-29 Cyclone LAB结构 2.4.2 Cyclone系列器件的结构与原理 图2-30 LAB阵列 EAB的大小灵活可变 通过组合EAB 可以构成更大的模块 不需要额外的逻辑单元，不引入延迟， EAB 可配置为深度达2048的存储器 EAB 的字长是可配置的 256x8 512x4 1024x2 2048x1 256x8 256x8 512x4 512x4 256x16 512x8 (5) 嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。 图3-40 用EAB构成不同结构的RAM和ROM 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 EAB 可以用来实现乘法器 VS 非流水线结构,使用35个 LE,速度为 34 MHz 流水线结构速度为100 MHz, EAB 8 8 90 MHz 用EAB实现的流水线乘法器操作速度可达 90 MHz! 实例: 4x4 乘法器 + (6 LE) + (6 LE) + (7 LE) 8 LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE 2.4.2 Cyclone系列器件的结构与原理 图2-31LAB控制信号生成的逻辑图 2.4.2 Cyclone系列器件的结构与原理 图2-32 快速进位选择链 图2-33 LUT链和寄存器链的使用 2.4.2 Cyclone系列器件的结构与原理 2.4 FPGA的结构与工作原理 图2-34 LVDS连接 2.4.2 Cyclone系列器件的结构与原理 2.4 FPGA的结构与工作原理 2.5 硬件测试技术 2.5.1 内部逻辑测试 在ASIC设计中的扫描寄存器，是可测性设计的一种，原理是把ASIC中关键逻辑部分的普通寄存器用测试扫描寄存器来代替，在测试中可以动态地测试、分析设计其中寄存器所处的状态，甚至对某个寄存器加以激励信号，改变该寄存器的状态。 2.5.2 JTAG边界扫描测试 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入(Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 表2-1 边界扫描IO引脚功能 2.5 硬件测试技术 2.6 FPGA/CPLD产品概述 2.6.1 Lattice公司CPLD器件系列 2.6.2 Xilinx公司的FPGA和CPLD器件系列 1. Virtex-4系列FPGA 2. SpartanⅡ Spartan-3 Spartan 3E器件系 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 2.6 FPGA/CPLD产品概述 2.6.3 Altera公司FPGA和CPLD器件系列 1. Stratix II 系列FPGA 2. ACEX系列FPGA 3. MAX系列CPLD 4. Cyclone系列FPGA低成本FPGA 5. Cyclone II系列FPGA 6. MAX II系列器件 7. Altera宏功能块及IP核 2.6