FPGAVGA显示程序彩条十字.docVIP

FPGA VGA显示程序，纯色，十字。 2011-09-10 02:55本实验只说明时序，场信号和行信号的时序。 晶振采用50M，无倍频。? 效果： 引脚： VGA的电路 ? ? ? 行信号HS周期为32us，零电平部分为4us，且在场信号为低电平时，行信号仍持续2个周期。 场信号VS约16ms，也就是刷新频率在60Hz以上。0电平部分为2个行周期，且液晶屏无消隐，故未出现第三种电平。 程序： LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY RGB1 ISPORT(CLK:IN STD_LOGIC;HS:OUT STD_LOGIC;VS:OUT STD_LOGIC;C1,C2:OUT STD_LOGIC;R:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);G:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);B:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END ENTITY;ARCHITECTURE RGB OF RGB1 ISSIGNAL HS_S,VS_S,CLK_US,CLK_0US:STD_LOGIC;BEGINPROCESS(CLK) ---CLK 0USVARIABLE I1:INTEGER RANGE 4 DOWNTO 0:=0;BEGINIF(CLKEVENT AND CLK=1)THENIF(I1=4)THEN I1:=0;CLK_0US=1;C1=1;ELSE I1:=I1+1;CLK_0US=0;C1=0;END IF;END IF;END PROCESS;PROCESS(CLK_0US) ---CLK USVARIABLE I2 :INTEGER RANGE 10 DOWNTO 0:=0;BEGINIF(CLK_0USEVENT AND CLK_0US=1)THENIF(I2=9)THEN I2:=0;CLK_US=1;C2=1;ELSE I2:=I2+1; CLK_US=0;C2=0;END IF;END IF;END PROCESS;PROCESS(CLK_US)VARIABLE I_VS:INTEGER RANGE 15840 DOWNTO 0:=0;BEGINIF(CLK_USEVENT AND CLK_US=1)THENI_VS:=I_VS+1;IF(I_VS15776)THEN VS=1;ELSIF(I_VS15776 AND I_VS15840)THEN VS=0;ELSIF(I_VS=15840)THEN I_VS:=0;END IF;END IF;?END PROCESS;PROCESS(CLK_US)VARIABLE I_HS:INTEGER RANGE 32 DOWNTO 0:=0;BEGINIF(CLK_USEVENT AND CLK_US=1)THENI_HS:=I_HS+1;IF(I_HS28)THEN HS=1;R=0000;G=1111;B=0000;ELSIF(I_HS28 AND I_HS32)THEN HS=0;R=0000;G=0000;B=0000;ELSIF(I_HS=32)THEN I_HS:=0;END IF;END IF;?END PROCESS;END ARCHITECTURE; ? ? 十字的则是： 竖线是干扰，与程序无关与板子硬件也无关。 程序（除了十字，程序中还画了个白色方块）只不过没把白色方块的图片传上来： LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY RGB1 ISPORT(CLK:IN STD_LOGIC;HS:OUT STD_LOGIC;VS:OUT STD_LOGIC;C1,C2:OUT STD_LOGIC;R:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);G:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);B:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END ENTITY;ARCHITECTURE RGB OF RGB1 ISSIGNAL HS_S,VS_S,CLK_US,CLK_0US:STD_LOGIC;SIGN