(微机原理与接口技术)chapter10存储器接口.ppt

图10-19中的GAL22V10C的 VHDL 描述 library ieee use ieee.std_logic_1164.all entity DECODER_10-19 is port( A19,A18,A17,MIO: in STD_LOGIC; ROM,RAM,AX19: out STD_LOGIC; ); end; architecture V1 of DECODER_10_19 is begin ROM=A19 or A18 or A17 or MIO; RAM=not(A18 and A17 and (not MIO)); AX19=not A19; end V1 PROM地址译码器 地址译码器82S147, 512*8 PROM,必须用正确的二进制位模式编程来选择8个EPROM存储芯片 PROM有10个输入端和8个输出端 其本身有9个地址输入,选择512个内部8位存储单元中的一个 由于PROM的所有单元被编程为逻辑1,所以512个单元中只有8个必须被编程 PLD可编程译码器 等式: + 表示或运算, * 表示与运算 参见图10-18,10-19 TTTLE Address Decoder PATTERN Test 1 REVISION A AUTHOR Barry B. Brey COMPANY BreyCo DATE 6/6/99 CHIP DECODER1 PAL16L8 ;Pins 1 2 3 4 5 6 7 8 9 10 A19 A18 A17 A16 A15 A14 A13 NC NC GND ;Pins 11 12 13 14 15 16 17 18 19 20 NC 08 07 06 05 04 03 02 01 VCC EQUATIONS /01= A19*A18*A17*A16*/A15*/A14*/A13 /02= A19*A18*A17*A16*/A15*/A14*A13 /03= A19*A18*A17*A16*/A15*A14*/A13 /04= A19*A18*A17*A16*/A15*A14*A13 /05= A19*A18*A17*A16*A15*/A14*/A13 /06= A19*A18*A17*A16*A15*/A14*A13 /07= A19*A18*A17*A16*A15*A14*/A13 /08= A19*A18*A17*A16*A15*A14*A13 Inter微处理器存储器接口 8088和80188有8位数据总线接口 8086, 80186, 80286和80386SX有16位数据总线接口 80386DX和80486有32数据总线接口 Pentium, Pentium Pro和Pentium 4有64位数据总线接口 8088和 80188 (8位)存储器接口 在最小模式中,IO/M 信号与/RD组合,产生/MRDC信号; IO/M 信号与/WR组合,产生/MWTC信号 最大模式中这些控制信号在8288总线控制器内产生 在最小模式中,存储器将8088/80186看成具有20条地址线(A19-A0), 8 条数据总线(AD7-AD0) 及控制信号 IO/M, /RD和/WR器件 在本节中使用了最小模式配置 将 EPROM与 8088接口 讨论等待状态和允许译码器的IO/M信号的使用 当8088工作在5 MHz时钟下时,它允许存储器在460ns 的时间内存取数据 EPROM的存储器存取时间为450ns 译码器74LS138增加了延迟时间12ns 总之,必须增加一个与非门来产生一个信号以允许译码器,并用该信号触发产生等待状态(增加200ns) 图10-20 描述了一个8088/80188 微处理器是如何与8个2732 EPROM(4K*8)存储器相连的 将 RAM与 8088接口 在图10-21中,16个62256,即32K*8静态RAM与8088接口,从存储单元0000H开始 两个译码器来选择16个不同的RAM存储器件,第3个译码器用来选择其他译码器,使之选择适当的存储器端 16个32K的RAM覆盖存储器00000H~7FFFFH单元,总容量为512KB 与快闪存储器接口 图10-22描述了与8088微处理器接口的28F400快闪存储器 28F400即可作为512k*8存储器件(/BYTE= 0