高速电路设计过程.ppt

高速电路设计过程 主讲人：杨学友 教授 高速电路设计过程 本章主要内容： 高速接地方式 高速电路板层叠结构 高速电路板走线拓扑 高速电路板电源设计 1、高速电路板接地设计 三种接地方式： 单点接地：适用于低频电路，优点是保证地回路相互不干扰。 浮地：能够将电路板地和其他地隔离，减小干扰，工控、PLC常用。 多点接地：高速电路使用，优点是地回路阻抗最小 单点接地 单点接地 电路板多点及混合接地 2、高速电路板叠层设计 一般按照微带线设计，便于控制 高速电路板中，对于信号线，电源平面和地平面都是参考平面；区别是地平面干净些。 所有高速信号都必须 有参考层。 案例：实验室某6层单板，DDR信号线无参考，导致单板调试成功率不到50%，更改为8层板，问题解决。 叠层设计就是设计信号线阻抗，一般信号线为50ohm 6层板叠层和线宽例子 P2、P5是GND层，L1/P3参考P2，P4/L6参考P5；高速信 号线只能在L1/P3或者P4/L6上，尽可能不跨越参考层 1平方英尺1oz 铜，则铜的厚度为1.35mil 多层板层叠 四层板 Top—GND—POWER—Bottom TOP主要器件、Bottom阻容等，高速线主要参考GND 八层板：T—G—S—P—G—S—G—B 注意信号线跨越参考层！！ 信号线跨越参考层：造成阻抗不连续点，此时应该在跨越点增加一个电容，分别连接两个不同的参考层。 比如六层板：top层走线，通过过孔连接到bottom层，则需要在过孔处增加一个小电容，电容一端接地，一端接VCC。 3、高速电路板走线拓扑 比如，1片高速CPU连接2片高速SDRAM，如何确定走线、匹配拓扑？ 通过hyperlynx仿真软件仿真走线拓扑 Hyperlynx软件：pads2007安装光盘中带有7.7版本，可以防真过冲、串扰、EMI等 8.0版本，可以仿真PI（电源完整性） 走线拓扑 4、高速电路板电源设计 电源设计的目的是为芯片提供干净的能量和稳定的参考。 电路板上的噪声：开关电源噪声、芯片电平转换时电流噪声等，这些噪声不能消除，只能降低到PCB可以接受水平。 一般采用PI仿真确定PCB上滤波参数，但PI仿真较为复杂，简单方法如下—目标阻抗设计法 目标阻抗设计： 目标阻抗设计 Zc=芯片纹波要求/动态电流 芯片纹波要求：比如3.3V，一般要求纹波小于50mV，动态电流一般为芯片某个电源总电流的50%~80% 比如：DSP 3.3V总电流200mA，动态电流120mA，要求纹波小于50mV，目标阻抗50/120=0.42ohm; DSP 1.8V总电流400mA，动态电流240mA，纹波要求小于36mV，则目标阻抗36/240=0.15ohm 一般地，目标频率IO电源设置到150M，core电源设置到80M，仿真工具使用altera的PDN仿真工具 PDN设计工具 * 接地网络：树状接地。 * 接地网络：树状接地。