USB2.0控制器CY7C68013与FPGA接口的VerilogHDL实现.PDFVIP

第 33卷第 7期 电 子 工 程 师 Vol. 33 No. 7 2007年 7 月 　　　　　　　　　　　　　　　EL ECTRON IC EN GIN EER 　　　　　　　　　 　　　　　　　Ju l. 2007 USB2. 0控制器 CY 7C68013 与 FPGA 接口的 Ver ilog HDL 实现 谭安菊 ,龚 　彬 (中国工程物理研究院电子工程研究所 , 四川省绵阳市 62 1900) ( ) 摘 　要 : U SB 通用串行总线 控制器 CY7C680 13 因其数据传输速率快和多样的接口方式为 A TA 、 ( ) ( ) FPGA 现场可编程门阵列 和 D SP 数字信号处理器 等提供了简单和无缝连接接口而得到广泛使用 , ( ) 介绍了此控制器与 FPGA 接口的控制和 HDL 硬件描述语言 实现方法 。利用 CY7C680 13 控制器的 Slave F IFO 从机方式 ,用 V erilog HDL 在 FPGA 中产生相应的控制信号 ,实现对数据的快速读写 。试验 结果表明此方案传输速度快 、数据准确 ,可扩展到其他需要通过 U SB 进行快速数据传输的系统中。 关键词 : U SB ; CY7C680 13芯片 ;接口; FPGA ; V erilog HDL 中图分类号 : TP334. 7 1. 1　控制器 CY 7C68013 0　引　言 Cyp re ss 公 司 的 EZ U SB FX 2 是 第 一 个 包 含 ( ) U SB 通用串行总线 是英特尔 、微软 、IBM 、康柏 U SB2. 0 的集成微控制器 ,它内部集成了 1个增强型的 等公司 1994 年联合制定的一种通用串行总线规范 ,它 805 1、1个智能 U SB 串行接口引擎 、1个 U SB 数据收发 解决了与网络通信问题 ,而且端口扩展性能好 、容易使 器 、3个 8位 I/O 口、16位地址线 、8. 5 kB RAM 和 4 kB 用 。必威体育精装版的 U SB2. 0 支持 3 种速率 :低速 1. 5 M b it/ s, F IFO 等 。增强性 8051 内核完全与标准 805 1兼容 ,而 全速 12 M b it/ s,高速 480 Mb it/ s。这 3 种速率可以满 性能可达到标准 805 1 的 3 倍以上 。其框图如图 2 所 足 目前大部分外设接口的需要 。 示 。 本文介绍 了 目前使用较 多 的 U SB2. 0 控制器 ( ) CY7C680 13芯片与 FPGA 现场可编程门阵列 芯片接 ( ) 口的 V erilog HDL 硬件描述语言 实现 。本系统可扩 展 ,完全可用于其他高速数据采集系统中。 1　系统构成 本系 统 主 要 是 由 FPGA 和 U SB2. 0 控 制 器 CY7C680 13组成 ,系统框图及其信号连接关系如图 1