SOC设计面对的技术挑战.PDFVIP

TECHNOLOGY MARKET 技术市场 SOC 设计面对的技术挑战 西安电子科技大学 张繁 刘笃仁 摘 要：片上系统设计技术作为当今超大规模集成电路的发展趋势，是21世纪集成电路技术的主流， 但是这种新技术的产生面临着一些设计问题和挑战。本文介绍了SOC的主要设计技术，并阐述了SOC设计中 存在的一些技术挑战等。 关键词：片上系统（SOC）；IP核；软硬件协同设计；最优化；信号完整性 引言 设计再利用是建立在芯核（Core） 硬件的无效动作，从而引起功耗的无谓 如今，片上系统 （System-on- 基础上的。所谓IP核实际上就是一个经 增加。虽然可以在硬件系统中根据需要 Chip，简称SOC）技术已成为当今超大 过验证的IC设计，从其实现的形式和应 设计必要的休眠装置并由软件加以控制 规模集成电路的发展的趋势，也是21世 用层次上来看，IP芯核通常分为三种，一 以减少这些功耗，但是如果一个SOC需 纪集成电路技术的主流。SOC在为半导 种称为硬核，具有和特定工艺相联系的 要片上操作系统 （COS）时，就要平衡 体产业发展带来前所未有的广阔市场和 物理版图，已被投片测试验证。可被新 COS、应用程序和硬件三者之间对功耗 难得的发展机遇的同时，半导体技术的 设计作为特定的功能模块直接调用。第 的影响，其复杂度显然较之单纯地考虑 发展也给SOC的性能和集成度的发展提 二种是软核，以HDL的方式提交，其性 硬件的功耗要高得多。 供了很大的空间，然而这些技术的发展 能通过时序模拟进行验证。第三种是固 软件功耗的概念一直是被人们忽略 是来之不易的：每种新技术的产生都带 核（FirmCore），是在软核的基础上开 的问题，这方面的工作到目前为止尚未 着跟这套新技术相关的问题和困难。设 发的，是一种可综合的并带有布局规划 开展起来，因此它的研究获得突破性的 计者面临着很多技术挑战。 的软核。 进展还有很长的路要走。 建立在芯核基础上的片上系统设计， 3．可测性设计技术 SOC主要的设计技术 使设计方法从电路设计转向系统设计， 随着集成度的提高，测试在集成电 SOC目前还处于发展中的初级阶 设计重心将从今天的逻辑综合、门级布 路设计中所占的比重越来越大，芯片各 段，它主要以IP核复用技术、超深亚微 局布线、后模拟转向系统级模拟，软硬 部分的高复杂度对测试也产生了重大影 米技术和软硬件协同设计技术为支撑， 件联合仿真，以及若干个芯核组合在一 响。 除此之外，还面临着低功耗设计、可测 起的物理设计。 对于片上系统来说，由于所需的测 性设计技术等的挑战。 2．低功耗设计 试矢量数量太多，另外，设计片上系统 1．IP核的设计再利用 片上系统因为有百万门以上的集成 时大量复用IP模块，而这些预先设计好 IP核在SOC设计中非常重要，它包 度和在数百兆时钟频率下工作，将有数 的IP模块会影响片上系统的测试，所以 含两个方面的内容，首先是IP核的使 十瓦乃至上百瓦的功耗。巨大的功耗给 要求片上系统设计者较早的从宏观上进 用，其次是IP核的生成。IP核的使用绝 使用封装及可靠性方面都带来了问题， 行验证和测试技术的考虑，并寻找能够 不等同于集成电路设计中的单元库的使 因此降低功耗的设计是片上系统设计的 使用较少测试矢量证明芯片正常工作的 用，它所涉及的内容几乎覆盖了集成电 必然要求。设计中应从多方面着手降低 方法。 路设计中的所有经典课题，包括测试、 芯片功耗。降低功耗的主要技术有降低 芯片设计时可测性设计的任务是将 验证、模拟、低功耗等。IP核的生成也 工作电