基于VHDL的8255并行接口电路设计.docVIP

接口技术 课程设计报告 题目： 并行接口电路 8255的设计 学院： 学号： 姓名： 同组人： 完成日期: 中国计量学院现代科技学院 一、需求分析 1. Intel 8255芯片是配合Inter微处理器而设计的通用可编程并行I/O接口器件它能把外围设备连到微型计算机总线上通用性强，使用灵活可以用程序来设置和改变芯片的工作方式。是一种典型的可编程并行接口芯片。8255共有三种模式:基本的输入/输出(方式0)、有选通的输入/输出(方式l)和双向总线输入/输出(方式2)。 2. VHDL的由来 VHDL是Very High Speed Integrated Circuit HardwareDescription Language 的缩写,意思是非常高速集成电路的硬件描述语言,是HDL的一种,诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE-1076简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。1993年IEEE对VHDL进行了修订从更高的抽象层次和系统描述能力上扩展VHDL的内容,公布了新版本的VHDL即IEEE标准的1076-1993版本简称93版。现在VHDL和Verilog作为IEEE的工业标准硬件描述语言又得到众多EDA公司的支持在电子工程领域已成为事实上的通用硬件描述语言。这是一项诞生与由美国国防部所支持的研究计划,目的是为了把电子电路的设计意义以文字或文件的方式保存下来以便他人能轻易地了解电路的设计意义。由于VHDL电路描述语言所能涵盖的范围很广,从ASIC的设计到PCB系统的设计,VHDL电路描述语言都能派上用场,所以VHDL语言毫无疑问地成为硬件设计工程师的必备工具。 二、结构设计 1 . 系统整体方案 为了使设计的程序不太复杂这里设计的模块仅使用于可编程并行接口的‘0’工作模式即基本的输入输出方式。由图3.2 8255内部结构图可知该模块应由3种逻辑电路构成锁存器、组合逻辑电路、和三态缓冲器。 2. 各模块的设计与实现 可编程8255并行接口的各模块由6个进程描述它们别是读写的进程和形成pa、pb、pc三态输出的三个进程。下面对该构造体详细说明。 a) 构造体中各信号定义 1) 内部总线 在构造体中定义了两条内部总线interal_bus_out 和 internal_bus_in所有8位. 2) 锁存器和寄存器输出 构造体中信号pa_latch,pb_latch和pc_latch是8255模块中A口、B口及C口锁存器的输出。信号ctrreg是方式控制寄存器的输出. b) 写进程 8255模块在方式0下写进程的流程图如图5.1所示。写的进程最前面是将写8255 时的最高数据位送标志寄存器保存以便以后在判别是方式控制字还是位控制字时使用。这里的标志寄存器采用的是变量ctrregf而没有采用信号量。 当复位信号有效时(reset= 1),对8255芯片进行初始化。前面提到8255模块复.位后所有端口都处于输入方式故方式控制字寄存器初始化的值为9BH,其它均设置为0。 c) 读进程 读进程的工作过程是当片选信号有效(cs=‘0’)和读信号有效(rd=‘0)时从A口或B口或C口读入外部设备提供的数据。需要注意的是在本设计中所有端口输入的 信号都是不锁存的。 三、系统工作原理描述 1.8255芯片引脚图 内部框图 2.8255工作方式 四、外接口定义 1.I/O接口的作用 主机与外界交换信息的中间电路称为输入/输出(I/O)。主机与外界的信息交换是通过输入/输出设备进行的。比如常规的外设有键盘、显示器、打印机、扫描仪、磁盘机、鼠标器等，它们相对于高速的中央处理器来说，速度要慢得多。此外，不同外设的信号形式、数据格式也各不相同。因此，外部设备不能与CPU直接相连，需要通过相应的电路来完成它们之间的速度匹配、信号转换，并完成某些控制功能。把介于主机和外设之间电路称为I/O接口电路，简称I/O接口,如图示， 2.接口的种类: 1、并行接口 打印机、绘图仪等； 2、串行接口 调制解调器、网络接口等； 3、脉冲/计数器（定时器）接口 时钟或定时； 4、A/D（模/数）、D/A （ 数/模）转换器； 接口可分为： 专用接口：不可编程，专用于一个目的的接口电路； 通用接口：可编程，