ch2(讲稿).ppt

第一节 标准TTL与非门 1） 二极管的开关特性 2） 三极管的开关特性“非”逻辑关系 三极管“非” 门电路 第二节 其它类型TTL门电路 第五节 NMOS逻辑门电路 第六节 CMOS逻辑门电路 第七节 逻辑门的接口电路 CMOS电路的特点 1. 静态功耗低：小规模约2.5～5μW；中规模约25～100μW。 2. 集成度高、温度稳定性好。 3. 抗辐射能力强：MOS管是多数载流子受控导电器件，射线辐射对多数载流子浓度影响不大。 4. 电源利用率高：逻辑摆幅约等于电源电压，使电源电压得到充分利用。 5. 扇出系数大。 6. 电源取值范围宽：国产CC74HC系列电源范围为3～18V，CC74C系列为7～15V。 7. 易受静态干扰：由于输入阻抗高，容易受静电感应，因此在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。 CMOS门电路不用的输入端不能悬空。低速场合可将多余的输入端和有用的信号端并联使用。 CMOS门电路主要参数 系 列 参 数 基本CMOS 4000/4000B系列 高速CMOS 74HC系列 与TTL兼容的高速CMOS 74HCT系列 与TTL兼容的高速BiCMOS 74BCT系列 Tpd/ns （CL=15pF） 75 10 13 2.9 PD /mW 0.002 1.55 1.0002 0.0003～7.5 TTL门驱动CMOS门 在不同逻辑器件混合使用的系统中，常常碰到不同系列逻辑芯片的接口问题。 CMOS门驱动TTL门 门电路带负载的接口电路 有两个方面的接口问题需要考虑。 1. 驱动门为负载门提供足够大的灌电流和拉电流。 驱动门与负载门电流之间的驱动应满足： IOH(max)≥nIIH(max) ，IOL(max)≥mIIL(max) （n和m是拉电流和灌电流负载的个数） 2. 驱动门的输出电压应在负载门所要求的输入电压范围内。 驱动门与负载门之间的逻辑电平应满足： UOH(min)≥UIH(min)，UOL(max)≤UIL(max)。 第七节 逻辑门的接口电路 （三）OC门应用--驱动感性器件 在数字设备中，常会碰到用门电路驱动大电流的情况，例如驱动感性器件，利用OC门可以实现大电流的驱动。合理选择UC，使驱动电流小于OC门中T5所能承受的最大值。 集电极开路门（OC门） 驱动干簧继电器的电路连接 驱动脉冲变压器的电路连接 三态输出逻辑门（TSL门 Tri-State Logic） （一）三态门工作原理 当 E=0时，T4截止，C端输出高电平，D2截止，则右侧电路执行正常与非功能F=AB。 1 0 1V 1V 输出F端处于高阻状态记为Z。 Z 当 E= 1时， TSL门输出具有高、低电平状态外，还有第三种输出状态 — 高阻状态，又称禁止态或失效态。 非门是三态门的状态控制部分 六管TTL与非门 T6、T7、 T9、 T10均截止 增加部分 E使能端 使 能 端 的 两 种 控 制 方 式 低电平使能 高电平使能 三态门的逻辑符号 A B F ? E F A B ? E 三态输出逻辑门（TSL门） 1. 实现总线结构 任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。 2. 实现双向数据传输 当E=0时，门1工作，门2禁止，数据从A送到B； 当E=1时，门1禁止，门2工作，数据从B送到A。 三态输出逻辑门（TSL门） （二）三态门的应用 总线 0 1 A=1时，T2、T4导通，T3截止，输出F =0； B=1时，T12、T4导通，T3截止，输出F =0。 或非门、与或非门、异或门 （一）TTL或非门 结构：R1、T1、T2构成的电路和R11、T11、T12构成的电路完全相同，T2和T12 对应的集电极和发射极并联。 只有当A=B=0时，T2和T12同时截止，才有T4截止，T3、D3导通，输出F= 1。 电路实现或非逻辑功能。 由于三极管多发射极之间实现与逻辑运算，即A、B之间或C、D之间实现与逻辑运算，整个电路实现与或非逻辑运算。 或非门、与或非门、异或门 （二）TTL与或非门 结构：将或非门电路中的每个输入端改用多发射极三极管， 其余部分相同。 或非门、与或非门、异或门 （三）TTL异或门 输出F与输入A、B之间实现异或逻辑： NMOS反相器 前面介绍的TTL采用的是双极型晶体管，两种载流