EDA课程设计多功能电子闹钟.docVIP

摘 要：本文讲述一种基于EDA技术和数字电路的基础知识设计一个具有时钟功能和闹铃功能的数字时钟。可完成年、月、日、时、分、秒的正常切换显示，并具有校时功能和闹钟功能。该系统以QuartusⅡ为平台，采用自顶向下、模块化的编程设计方法。整个系统主要包括计时校时模块、闹钟模块、日历模块，各个模块的源程序代码采用HDL硬件描述语言设计，然后进行仿真。 关键字：QuartusⅡ软件；数字钟；模块化；HDL硬件语言。 Summary: This paper is based on the EDA technology and the basic knowledge of digital circuit to design a digital clock, that has clock function and alarm function. It can be finished time and date switch display. The system uses Quartus Ⅱ as platform, using top-down design method and modular programming design ideas. The whole system includes timing calibration module, alarm module and a calendar module. each module of the source code uses HDL hardware description language to design and simulate. Keyword:Quartus II Software; Digital Clock; Modular; HDL Hardware Language. 目 录 前 言 1 1.EDA课程简介 2 1.1 EDA技术简介 2 1.2 QUARTUSⅡ集成开发工具简介 3 2.系统总体方案设计 4 2.1 电子闹钟功能要求 4 2.2 设计思想 4 2.3 整体设计 4 2.3.1 整体方框图 4 2.3.2 工作原理 5 3.电子钟系统设计 7 3.1 总体规划 7 3.2 单元电路设计与分析 8 3.2.1 时钟脉冲源电路设计 8 3.2.2 分频模块设计 10 3.2.3 闹铃模块设计 10 3.2.4 闹钟时间设定模块设计 11 3.2.5 译码显示模块设计 12 3.2.6 输出解码模块设计 12 3.2.7 计时模块设计 13 3.2.8 闹铃声发生模块设计 14 3.3 顶层模块设计 14 3.4 万年历模块 15 4.设计总结和体会 16 4.1 设计总结 16 4.2 设计收获与体会 16 参考文献 17 附录 各模块源程序代码 18 前 言 在现代数字系统设计中，EDA技术已经成为一种普通的工具。熟练地掌握EDA技术，可以极大地提高工作效率，起到事半功倍的效果。 EDA技术的设计语言为硬件描述语言Verilog HDL，实验载体为可编程器件CPLD或者FPGA，进行元件建模和仿真的目标器件为ASIC/SOC芯片。它是一种自动化设计电子产品的过程。在电子设计仿真的领域里，EDA技术的出现具有非常重要的现实意义。EDA技术是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。EDA技术用硬件描述语言Verilog HDL完成设计文件，然后由计算机自动完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直到对特定目标芯片的适配编译、逻辑映射和编程下载等工作。利用EDA工具，设计者们可以从概念、算法、协议等方面来设计电子系统。值得一提的是，在整个电子系统的设计过程中，设计电路、分析性能、布置IC和PCB版图等步骤都可以在电脑上自动完成。 时钟我们的日常生活中必备的生活用品之一。而数字时钟的出现更是给人们的生产生活带来了极大的便利。EDA技术为数字类产品提供了一个非常简便实用的开发平台。随着EDA技术的快速发展，数字时钟的应用的范围越来越广泛，并且它在功能、外观等方面也有了很大的改善和提高。本文将详细介绍以EDA技术为基础,使用Verilog HDL语言在FPGA平台上进行电子闹钟设计的方法。 1.EDA课程简介 1.1 EDA技术简介 电子产品随着技术的进步，更新换代速度可谓日新月异。不同行业层出不穷的技术需求，使得对配套电子系统或部件的功能、可靠性、集成度、成本、设计周期的要求日益提高。随着时间的推移，科学研究与技术开发行为日益市场化，而远非纯粹的学术行为，这要求设计工作必须在较短的时间内出色完成，技术人员感到工作压力越