EDA技术实用教程VerilogHDL版学习报告.docVIP

可编程逻辑器件与EDA技术 学习报告 院 系： 自动化工程学院电子学系 专 业： 电子信息科学与技术 班 级： 2009级班 2011年月日 可编程逻辑器件 半定制或全定制ASIC （1）门阵列ASIC （2）标准单元ASIC 3.混合ASIC 1.3 硬件描述语言Verilog HDL 1.VHDL 2.Verilog HDL 3.SystemVerilog和System C 1.4 其他常用HDL VHDL与Verilog相比，有下列优势： 1.语法比Verilog严谨，通过EDA工具自动语法检查，易排除许多设计中的疏忽； 2.有很好的行为级描述能力和一定的系统级描述能力，而Verilog建模时，行为与系统级抽象及相关描述能力不及VHDL。 与Verilog相比，有下列不足： 1.VHDL代码较冗长，在相同逻辑功能描述时，Verilog的代码比VHDL少许多； 2.VHDL对数据类型匹配要求过于严格，初学时会感到不是很方便，编程耗时也较多；而Verilog支持自动类型转换，初学者容易入门； 3.VHDL对版图级，管子级这些较为低层的描述级别，几乎不支持，无法直接用于集成电路低层建模。 SystemVerilog主要定位于集成电路的实现和验证流程，并为系统级设计流程提供了强大的链接能力。 System C是C++语言的硬件描述扩展，主要用于ESL（电子系统级）建模与验证。 HDL综合 1.从自然语言转换到Verilog HDL语言算法表述，即自然语言综合； 2.从算法表述转换到寄存器输出级表述，即行为综合； 3.从RTL级表述转换到逻辑门的表述，即逻辑综合； 4.从逻辑门表述转换到版图级表述，或转换到FPGA的配置网标文件，可称为版图综合或结构综合。 1.6 自顶向下的设计技术 EDA技术的优势 1.大大降低设计成本，缩短设计周期。 2.有各类库的支持。 3.简化了设计文档的管理。 4.日益强大的逻辑设计仿真测试技术。 5.设计者拥有完全的自主权，再无受制于人之虞。 6.设计语言标准化，开发工具规范化，设计成果通用性，良好的可移植与可测试性，为系统开发提供了可靠的保证。 7.能将所有设计环节纳入统一的自顶向下的设计方案中。 8.整个设计流程上充分利用计算机的自动设计能力，在各个设计层次上利用计算机完成不同内容的仿真模拟，而且在系统板设计结束后仍可利用计算机对硬件系统进行完整全面的测试。 EDA设计流程 ASIC及其设计流程 ASIC设计简介 ASIC设计一般流程简述 常用EDA工具 设计输入编辑器，HDL综合器，仿真器，适配器和下载器。 Quartus II概述 IP核 软IP，固IP，硬IP。 EDA技术发展趋势管窥 1.在一个芯片上完成系统级的集成已成为可能。 2.可编程逻辑器件开始进入传统的ASIC市场。 3.EDA工具和IP核应用更为广泛。 4.高性能的EDA工具得到长足的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。 5.计算机硬件平台性能大幅度提高，为复杂的SOC设计提供了物理基础。 二、可编程逻辑器件原理 1 可编程逻辑器件的发展历程与分类 1.20世纪70年代，熔丝编程的PROM和PLA器件是最早的可编程逻辑器件； 2.20世纪70年代末，对PLA进行了改进，AMD公司推出PAL器件； 3.20世纪80年代初，Lattice发明电可擦写的，比PAL使用更灵活的GAL器件； 4.20世纪80年代中期，Xilinx公司提出现场可编程概念，同时生产出了世界上第一片FPGA器件。同一时期，Altera公司推出了EPLD器件，比GAL器件有更高的集成度，可以用紫外线或电擦除； 5.20世纪80年代末，Lattice公司又提出在系统可编程技术，并且推出了一系列具备在系统可编程能力的CPLD器件，将可编程逻辑器件的性能和应用技术推向一个全新的高度； 6.进入20世纪90年代后，可编程逻辑集成电路技术进入了飞速发展时期。器件可用逻辑门数超过了百万门，并出现了内嵌复杂功能模块的SOPC。 图2-1 PLD按集成度分 FPGA和CPLD的结构原理 图2-2 MAX3000A系列的单个宏单元结构 查找表逻辑结构 图2-3 FPGA查找表单元内部结构 Cyclone III系列器件的结构原理 图2-4 CycloneIII LE 结构图 FPGA/CPLD的编程与配置 图2-5 CPLD编程下载连接图 图2-6 JTAG在线配置FPGA的电路原理图 图 2-7 用89S52进行配置 三、Verilog语言总结 1.Ve