简易信号检测器设计报告.docVIP

简 易 信 号 检 测 器 设 计 报 告 组员： 林海峰 曹杰 胡小海 摘要 本系统以单片机和CPLD作为核心，加上峰值检波电路与施密特触发器整型电路构成。分为2个档位来进行信号测量。50mv--500mv为第一个档位范围，500mv—5V为第二个档位范围。使用等精度频率采集法。可采集频率范围10—500khz，幅度范围50mv—2v。本系统采用CPLD来做等精度频率计，模拟电路来进行波峰检波，电平值用AD采集到单片机，总后采用单片机进行显示计算判断和初始化。 总体方案说明。 方案一： 采用模拟峰值检波，用AD采集到单片机进行显示，此方案优点为：采集精度较高， 采集频率可以达到较高的值。缺点为：模拟电路难以调试，具有不确定性。 总体框图如下： 方案二： 采用高速AD进行信号采集，用比较器选出其最大值从而得到信号峰值。此方案优点为：用CPLD来做可行性很高，仿真也较好。缺点：精度不够，频率越高，精度越差。总体框图如下： 进过调试后决定，采用第一方案。 单元模块设计。 此系统大体上分为峰值检测和频率检测两大块硬件电路。 第一：峰值检测。 此模块采用TL082 CMOS芯片和肖特基二极管进行精密整流。此芯片具有通频范围大，静态电流小的特点，采用肖特基二极管是因为其管压降低、反映速度快的特点。得到的电平值用AD芯片进行采集到单片机内。具体电路图如下： 在实物中采用的是1N60型号二极管。 在具体调试的时候遇到一个问题：当此模块上电的时候会有一个震荡，先会出现一个很高的电平值再慢慢下降到正常值，根据此问题，我们在电路上进行了一个修改：在其输出的电路上接一个二极管到5V电源，从而把输出钳位到5.7V，不让其继续升高，保护了后继电路、降低了反映时间。 第二：频率检测。 因为MOS管极小的静态电流和大输入阻抗，先采用MOS和9018三极管作施密特触发，出来的信号再经过74LS14非门进行最后整形放大。此时的信号用CPLD进行等精度采集，得到的数据输入单片机进行运算得出具体值。 所谓等精度采集就是CPLD做一个标准定时器，在闸门时间内信号记下信号脉冲个数，再由单片机根据闸门时间和脉冲个数计算出信号的频率值。此方法又称为M法。硬件电路如下： 软件部分： Tlc5492芯片原理介绍和相关程序设计： TLC5492芯片介绍： TLC548，TLC549是美国德州仪器公司生产的8位串行A/D转换器芯片，可与通用微处理器、控制器通过CLK、CS、DATA OUT三条口线进行串行接口。具有4MHz片内系统时钟和软、硬件控制电路，转换时间最长17μs，TLC548允许的最高转换速率为45 500次/s，TLC549为40 000次/s。总失调误差最大为±0.5LSB，典型功耗值为6mW。采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，VREF-接地，VREF+－VREF-≥1V，可用于较小信号的采样。 Tlc5492芯片封装图： 芯片相关管脚功能： REF+与REF-管脚：参考电压输入。 ANALOG IN管脚：模拟电压输入。 DATA OUT管脚：芯片转换所得的数字电压输出。 CS管脚：芯片相关控制端口，协同时钟管脚共同控制芯片内部数据的准换控制传输。 当CS为高时，数据输出(DATA OUT)端处于高阻状态，此时I/O CLOCK不起作用。这种CS控制作用允许在同时使用多片TLC548、TLC549时，共用I/O CLOCK，以减少多路(片)A/D并用时的I/O控制端口。通常控制时序： (1)将CS置低。内部电路在测得CS下降沿后，再等待两个内部时钟上升沿和一个下降沿后，然后确认这一变化，最后自动将前一次转换结果的最高位(D7)位输出到DATA OUT端上。 (2) 前四个I/O CLOCK周期的下降沿依次移出第2、3、4和第5个位(D6、D5、D4、D3)，片上采样保持电路在第4个I/O CLOCK下降沿开始采样模拟输入。 (3)接下来的3个I/O CLOCK周期的下降沿移出第6、7、8(D2、D1、D0)个转换位(4)最后，片上采样保持电路在第8个I/O CLOCK周期的下降沿将移出第6、7、8(D2、D1、D0)个转换位。然后开始进行周期的A/D转换。第8个I/O CLOCK后，CS必须为高如果CS为低时I/O CLOCK上出现一个有效干扰脉冲，则微处理器/控制器将与器件的I/O时序失去同步；若CS为高时出现一次有效低电平，则将使引脚重新初始化，从而脱离原转换过程。 ，实施步骤(1)－(4)，可重新启动一次新的A/