- 1、本文档共66页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
模拟输出通道课件
;本章主要内容 ;引 言;图 3-1;接;2.1 D/A转换器;2.1.1 工作原理与性能指标 ;1、D/A转换器工作原理; 假设D3、D2、D1、D0全为1,则BS3、BS2、BS1、BS0全部与“1”端相连。根据电流定律,有:;考虑到放大器反相端为虚地,故:;2.D/A转换器的性能指标 ;(1)分辨率;(2)转换精度; (3)偏移量误差;(4)稳定时间 ;2.1.2 8位DAC0832芯片;(1) DAC0832性能;(2) DAC0832工作原理; DAC0832的原理框图及引脚如图2-3所示。DAC0832主要由8位输入寄存器、8位DAC寄存器、8位D/A转换器以及输入控制电路四部分组成。8 位输入寄存器用于存放主机送来的数字量,使输入数字量得到缓冲和锁存,由加以控制;8位DAC寄存器用于存放待转换的数字量,由加以控制;8位D/A转换器输出与数字量成正比的模拟电流;由与门、非与门组成的输入控制电路来控制2个寄存器的选通或锁存状态。
;DI0~DI7:数据输入线,其中DI0为最低有效位LSB ,DI7为 最高有效位MSB。
CS:片选信号,输入线,低电平有效。
WR1:写信号1,输入线,低电平有效。
ILE:输入允许锁存信号,输入线,高电平有效
当ILE、和同时有效时,8位输入寄存器端为高电平1,此时寄存器的输出端Q跟随输入端D的电平变化;反之,当端为低电平0时,原D 端输入数据被锁存于Q端,在此期间D端电平的变化不影响Q端。
;XFER(Transfer Control Signal):传送控制信号,输入线, 低电平有效。
IOUT1:DAC电流输出端1,一般作为运算放大器差动输入信号之一。
IOUT2:DAC电流输出端2,一般作为运算放大器另一个差动输入信号。
Rfb:固化在芯片内的反馈电阻连接端,用于连接运算放大器的输出端。
VREF:基准电压源端,输入线,?10 VDC~ ?10 VDC。
VCC:工作电压源端,输入线,?5 VDC~ ?15 VDC。
; 当WR2和XFER同时有效时,8位DAC寄存器端为高电平“1”,此时DAC寄存器的输出端Q跟随输入端D也就是输入寄存器Q端的电平变化;反之,当端为低电平“0”时,第一级8位输入寄存器Q端的状态则锁存到第二级8位DAC寄存器中,以便第三级8位DAC转换器进行D/A转换。
一般情况下为了简化接口电路,可以把和直接接地,使第二级8位DAC寄存器的输入端到输出端直通,只有第一级8位输入寄存器置成可选通、可锁存的单缓冲输入方式。 特殊情况下可采用双缓冲输入方式,即把两个寄存器都分别接成受控方式。 ;2.1.3 12位DAC1210芯片;(1) DAC1210性能;(2) DAC1210工作原理;图2-4 DAC1210原理框图及引脚 ; 当CS、WR1为低电平“0”,BYTE1/为高电平“1”时,与门的输出LE1、LE2为“1”,选通 8 位和 4 位两个输入寄存器,将要转换的12位数据全部送入寄存器;当BYTE1/为低电平“0”时,LE1为“0”,8位输入寄存器锁存刚传送的 8 位数据,而LE2仍为“1”,4 位输入寄存器仍为选通,新的低 4 位数据将刷新刚传送的 4 位数据。因此,在与计算机接口电路中,计算机必须先送高 8 位后送低 4 位。XFER(传送控制信号、低电平有效)和WR2(写信号、低电平有效)用来控制 12 位DAC寄存器,当XFER和WR2同为低电平“0”时,与门输出LE3为“1”,12 位数据全部送入DAC寄存器,当XFER和WR2有一个为高电平“1”时,与门输出LE3即为“0”,则12位DAC寄存器锁存住数据使12位D/A转换器开始数摸转换。 ;2.2 接口电路 ;2.2.1 DAC0832接口电路; 由于DAC0832内部有输入寄存器,所以它的数据总线可直接与主机的数据总线相连,图2-5为DAC0832与PC总线的单缓冲接口电路,它是由DAC0832转换芯片、运算放大器以及74LS138译码器和门电路构成的的地址译码电路组成。图中,0832内的DAC寄存器控制端的和直接接地,使DAC寄存器的输入到输出始终直通;而输入寄存器的控制端分别受地址译码信号与输入输出指令控制,即PC的地址线A9~A0经138译码器和门电路产生接口地址信号作为DAC0832的片选信号,输入输出写信号作为DAC0832的写信号。 ;D/A转换接口程序:
MOV DX,220H //口地址如220H送入DX
MOV AL,[DATA] //被转换的数据如DATA送入累加器AL
OUT DX,AL //送入D/A转换器进行
您可能关注的文档
最近下载
- 塑造职业形象(共83张课件).pptx VIP
- 幼儿园小班科学游戏《认识三角形》PPT课件.pptx VIP
- 干热灭菌--去热源 USP、CP、EP关于干热去热原的温度时间要求.pdf VIP
- 人教版八年级上册英语 Unit 1 Happy Holiday Section B 1a-1d 练习题(含答案).doc VIP
- 110kV及以上送变电工程启动及竣工验收规程.docx VIP
- 2012年《园艺植物学》课程教学大纲.doc VIP
- 安联安享金生终身年金保险分红型产品培训.pptx
- 安联安享丰年年金保险分红型.pptx VIP
- 2025年必威体育精装版征信报告可编辑模版1.pdf
- 2025年全球储能市场区域分布与竞争格局报告.docx VIP
文档评论(0)