基于FPGA的科研训练范例-薛冰许德新课件.docVIP

基于FPGA的科研训练范例 8.1 可编程逻辑器件基本知识 可编程逻辑器件（Programmable Logic Device，PLD）起源于20世纪70年代，是在专用集成电路（ASIC）的基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主要平台，其主要特点是完全由用户通过软件进行配置和编程，从而完成特定的功能，且可以反复擦写。 8.1.1 可编程逻辑器件的发展及分类 可编程逻辑器件根据集成密度可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD）两类。LDPLD主要是指早期发展起来的PLD，它包括PROM、PLA、PAL和GAL四种，其集成密度一般小于700门/片，这里的门是指PLD等效门。HDPLD包括EPLD、CPLD和FPGA三种，其集成密度大于700门/片。随着集成工艺的发展，HDPLD的集成密度不断增加，性能不断提高。目前集成度最高的HDPLD可达数百万门/片。目前，常用的可编程逻辑器件都是从与或阵列和门阵列发展起来的，所以可以从结构上将其分为两大类：（1） 阵列型PLD。（2） 现场可编程门阵列FPGA。阵列型PLD的基本结构由与阵列和或阵列组成。简单PLD（PROM、PLA、PAL和GAL）、EPLD和CPLD都属于阵列型PLD。 可擦除可编程逻辑器件EPLD(Erasable PLD) 是Altera公司推出的基于E2CMOS编程工艺的PLD，其基本逻辑单元是宏单元。宏单元由可编程的与或阵列、可编程寄存器和可编程I/O三部分组成；复杂可编程逻辑器件CPLD（Complex PLD）是上个世纪80年代末Lattice公司提出在系统可编程（ISP，In System Programmability）技术以后于90年代初出现的。它是在EPLD的基础上发展起来的，采用E2CMOS工艺制作，与EPLD相比，增加了内部连线，对逻辑宏单元和I/O单元也有重大的改进。 现场可编程门阵列FPGA（Field Programmable Gate Array）是Xilinx公司1985年推出的，采用CMOS-SRAM编程工艺制作。其内部由可构造逻辑模块（CLB）、可构造输入输出块（IOB）和可编程互连资源（IR）组成。具有集成密度高、编程速度快、设计灵活及可再配置等特点。FPGA基于SRAM的架构，集成度高，以LE（包括查找表、触发器及其他）为基本单元，有内嵌Memory、DSP等，支持IO标准丰富。具有易挥发性，需要有上电加载过程。在实现复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域中有广泛应用，如Altera公司的 Stratix、cyclone系列。 尽管FPGA和CPLD都是可编程ASIC器件，有很多共同特点，但CPLD和FPGA结构上的差异使它们具有各自的特点：1.CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。2.FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。3. 在编程方式上，CPLD主要是基于E2PROM或FLASH存储器编程，编程次数可达1万次以上，优点是系统断电时编程信息也不丢失。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。 8.1.2 Verilog HDL语言简介 Verilog硬件描述语言是描述电子电路行为和结构的一种语言是一种IEEE标准（IEEEStd.1364-1995）。Verilog用于模拟从随机和纯行为到门级和开关级的抽象范围等层次的数字电子电路功能也用于从许多抽象（寄存器传输级）描述合并（即自动产生）门级描述Verilog。一般用于支持高层次的设计）或基于语言的设计），其中电子设计在用自动合并工具进行详细设计前要通过高层次的完全抽象仿真来检验。Verilog也广泛应用于IC的门级检验，包括仿真故障仿真和定时检验。 Verilog 最初是在1984年由Gateway Design Automation公司开发Verilog-XL仿真器的时候一起开发出来。1989年Cadence Design Systems公司并购Gateway公司，同时拥有对Verilog语言和Verilog-X仿真器的权力。1990年Cadence将Verilog语言不是Verilog-XL放到公共领域。为了使Verilog语言通过IEEE标准化过程一个非赢利性组织，Open Verilog International OVI将它不断推进结果，在1995年Verilog 成为一个IEEE标准。 用Veri