FPGAVHDL10进制计数器.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGAVHDL10进制计数器

《FPGA原理及应用》 实验报告书 (6) 题 目 7段显示译码器的设计 学 院 专 业 自动化 姓 名 学 号 指导教师 2015年 10-12月 1.实验目的 进一步熟悉和掌握Qartus II的使用方法; 进一步掌握FPGA实验箱使用方法; 学习和掌握电路原理图的设计流程; 深化理解HDL语言的使用方法 .实验内容 使用Qartus II的元件库HDL语言进行设计 3.实验条件 开发软件:Qartus II 8.0 实验设备:FPGA实验箱 拟用芯片:Altera EP3C55F484C8 4.实验设计 系统原理 根据 7段显示译码管字形对应输出输入 如下所示为程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY LED IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END ENTITY LED; ARCHITECTURE bhv OF LED IS BEGIN PROCESS(A) BEGIN CASE A(3 DOWNTO 0) IS WHEN 0000=LED7S=0111111; WHEN 0001=LED7S=0000110; WHEN 0010=LED7S=1011011; WHEN 0011=LED7S=1001111; WHEN 0100=LED7S=1100110; WHEN 0101=LED7S=1101101; WHEN 0110=LED7S=1111101; WHEN 0111=LED7S=0000111; WHEN 1000=LED7S=1111111; WHEN 1001=LED7S=1101111; WHEN 1010=LED7S=1011000; WHEN 1011=LED7S=1001100; WHEN 1100=LED7S=1100010; WHEN 1101=LED7S=1101001; WHEN 1110=LED7S=1111000; WHEN 1111=LED7S=0000000; WHEN OTHERS= NULL; END CASE; END PROCESS; END bhv; 1电路波形图 6-1所示 图61 7段显示译码管波形图引脚锁定和硬件测试 图2 硬件引脚图编译文件下载 6-3所示 图63 全加器编译文件下载 5. 实验结果 使用LED数码管两个进行99的位显ED显示模块的个二极管 图6-4 实验箱进行试验 .心得体会 II中使用

文档评论(0)

haihang2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档