有哪些信誉好的足球投注网站- 1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
八位16进制、八位10进制频率计设计
EDA综合实习报告一
李爱 20111154006 电子科学与技术2011级
数字频率计的设计
（1）8位16进制频率计
①．主程序：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY MAIN IS
PORT (A,clk1,CLK: IN STD_LOGIC;
O:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
P: OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END;
ARCHITECTURE HEAD OF MAIN IS
COMPONENT CEPIN
PORT (CLK1:IN STD_LOGIC;
CNT: OUT STD_LOGIC;
RST:OUT STD_LOGIC;
LOAD:OUT STD_LOGIC);
END COMPONENT;
COMPONENT JISHU
PORT (CLR:IN STD_LOGIC;
EN:IN STD_LOGIC;
FIN:IN STD_LOGIC;
COUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );
END COMPONENT;
COMPONENT SUOCUN
PORT( LK :IN STD_LOGIC;
DIN:IN STD_LOGIC_VECTOR (31 DOWNTO 0);
QDOUT: OUT STD_LOGIC_VECTOR (31 DOWNTO 0));
END COMPONENT;
COMPONENT XIANSHI
PORT (clk: in std_logic;
Q:IN STD_LOGIC_VECTOR(31 DOWNTO 0);
T:buffer STD_LOGIC_VECTOR(2 DOWNTO 0);
Y:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END COMPONENT;
SIGNAL NET1,NET2,NET3:STD_LOGIC;
SIGNAL NET4,NET5 :STD_LOGIC_VECTOR(31 DOWNTO 0);
BEGIN
U1:CEPIN PORT MAP (CLK1=CLK,CNT=NET1,RST=NET2,LOAD=NET3);
U2:JISHU PORT MAP (CLR=NET2,EN=NET1,FIN=A,COUT=NET4);
U3:SUOCUN PORT MAP (LK=NET3,DIN=NET4,QDOUT=NET5);
U4:XIANSHI PORT MAP (clk=clk1,Q=NET5,Y=P,T=O);
END HEAD;
②．测频
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY cepin IS
PORT (CLK1:IN STD_LOGIC;
CNT: OUT STD_LOGIC;
RST:OUT STD_LOGIC;
LOAD:OUT STD_LOGIC);
END ;
ARCHITECTURE one OF cepin IS
SIGNAL M: STD_LOGIC;
BEGIN
PROCESS (CLK1)
BEGIN
IF CLK1 EVENT AND CLK1=1 THEN
M= NOT M;
END IF;
END PROCESS;
PROCESS (CLK1,M)
BEGIN
IF CLK1=0 AND M=0 THEN RST=1;
ELSE RST =0;
END IF;
END PROCESS;
LOAD = NOT M;
CNT =M;
END one;
③．计数
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY JISHU IS
PORT (CLR:IN STD_LOGIC;
EN:IN STD_LOGIC;
FIN:IN STD_LOGIC;
COUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0)
);
END ;
ARCH
文档评论（0）