Verilog-A 30分钟快速入门教程.docVIP

Verilog-A 30分钟快速入门教程 ? 进入正题，学了几天的Verilog-A，平台是Agilent ADS，主要参考“Verilog-AMS Language Reference Manual”和ADS的帮助文档。 ? 现在的状态算是入门了，写了个简单的PLL。总结这几天的学习，觉得效率太低，我以前有一定Verilog基础，研一时学过一点VHDL-AMS，学到现在这个状态应该半天就够了；入门的话，30分钟足矣；跟着这个教程走，你会很快了解和熟悉Verilog-A。（前提是有一定的Verilog基础和电路基础） 1、基尔霍夫定律撑起了整个电路学的大厦（当然也可以认为基尔霍夫定律只是麦克斯韦方程的简化版），作为模拟电路描述语言Verilog-A，同样将基尔霍夫定律作为其基本，最重要的两个概念便是流量(Flow)和位(Potential)，在电学里是电流和电压，在力学里可以是力和距离，在热学里可以是功率和温差，等等。 ? 在Verilog-A中，你可以将电阻电容电感等器件用一个方程式来表述，比如I(out) + V(out)/R，这样就产生了一个电阻，最后Verilog-A仿真器会用某种算法(迭代是最常见的)将I(out)和V(out)求解出来，然后根据这个解去算下一个时刻的I、V等，当然这仅仅是指时域仿真。 2、下面讲Verilog-A的语法： begin? end //相当于C语言的一对大括号，与Verilog同if ( expression ) true_statement ;? [ else false_statement ; ] //与Verilog同case ( expression ) case_item { case_item } endcasefor ( procedural_assignment ; expression;??? procedural_assignment ) statement//case与for语句都跟Verilog、C语言类似 cross( expr [, dir [, time_tol [, expr_tol ]]] );//cross用来产生一个event，如：@(cross(V(sample) -2.0, +1.0))//指sample的电压超过2.0时触发该事件，将会执行后面的语句，+1.0表示正向越过，-1.0则相反 ddt( expr )? //求导，如：I(n1,n2) + C * ddt(V(n1, n2)); //表示了一个电容 idt( expr ,[ ic [, assert [, abstol ]]] ) //积分，如：V(out) + gain * idt(V(in) ,0) + gain * V(in);//比例积分，式中的0表示积分的初值 transition( expr [, time_delay [, rise_time [, fall_time [, time_tol ]]]] )//将expr的值delay一下并指定上升下降沿时间，相当于一个传输门 laplace_zp( expr ,ζ,ρ)将expr进行拉普拉斯变换，具体表达式参看相关文献，还有laplace_zd()等 数据类型：integer、real，另外就是discipline，不知道怎么翻译比较好，比如说它将电压电流这两个nature类型作为一个discipline，这些都在disciplines.vams这个头文件里建好了，编程时要`include disciplines.vams。 如果要定义一个电路节点，electrical node_name就好了 parameter {real | integer} list_of_assignments ;//定义参数，如parameter R = 50 from (0:inf]; 在一个模块中调另一个模块和Verilog差不多，如：blk_a a1(Input1, a_b1);blk_a a2(Input2, a_b2); 运算符号：+ - * / == | || ^ ?: 等，跟Verilog一样另外，新加的一个符号+，这个专门给模拟信号赋值用，注意这个赋值符号是可以累加的，就是说赋两次值的话，它会加起来，而不是覆盖，如：// model input admittance（导纳）I(in) + V(in)/Rin;I(in) + Cin*ddt(V(in)); 预处理宏：`define?? `else?? `ifdef?? `include?? `resetall?? `undef 跟Verilog差不多 3、Verilog-A程序基本结构： `include discip