02_第二章_微处理器及系统结构_part1.pptVIP

第二章 微处理器与系统结构 双向数据收发器8286内部结构 地址锁存器8282内部结构 地址锁存器8282时序图 8086最小工作模式下控制核心单元的组成 最小模式总线状态及操作 8288总线控制器 8288内部结构 8288引脚信号 8086最大工作模式下控制核心单元的组成 最大模式总线状态 8086最小组态和最大组态的比较 8086最小组态和最大组态的比较 二、地址/状态复用线（A16/S3～A19/S6） 作为地址线时： 表示A16～A19 输出 作为状态指示时：（输出） S3、S4指示当前使用的段寄存器 S5指示IF S6始终保持低电平 输出 三态 当8086工作于DMA时： 浮空状态 高阻 S4 S3 当前使用的段寄存器 0 0 ES 0 1 SS 1 0 CS 1 1 DS 三、控制总线 BHE 存储器奇库片选控制线 READY 准备就绪控制线 RESET 复位控制线 TEST 测试控制线 MN/MX 工作模式选择控制线 CLK 时钟脉冲输入线 INTR、NMI、INTA 中断请求/响应控制线 0000H 其他寄存器 清空 指令队列寄存器 0000H ES 0000H SS 0000H DS 0FFFFH CS 0000H IP 清0 状态标志寄存器 初始状态 寄存器 初始状态 寄存器 8086复位后相关寄存器的初始状态 RD、WR 存储器读写控制线 M/IO 存储器操作或IO操作选择控制线 ALE 地址锁存允许控制线 DEN 数据允许控制线 HOLD、HLDA 总线保持请求/响应控制线 控制总线（最小模式下） DT/R 数据发送/接收选择控制线 LOCK 总线封锁信号 输出 三态 QS0、QS1 指令队列状态信号 输出 控制总线（最大模式下） S0、S1、S2 总线周期状态信号 输出 三态 RQ/GT0 RQ/GT1 总线请求（输入）/总线请求允许（输出）信号 2.2.5 8086微处理器与8088的比较 外部数据总线位数 指令队列容量 引脚特性的差别 2.2.6 8086微处理器的工作模式 由MN/MX上加入电平的高低来确定工作模式 (1)最小工作模式： 系统中只有单一的微处理器8086，所有控制信息直接由8086本身产生； (2)最大工作模式： 系统中有其他协处理器（比如8288）辅助8086的工作，大部分控制信息由协处理器提供。 常用数字逻辑器件介绍 一、缓冲器： 由三态门构成 增加总线驱动能力 用于数据总线双向传输 具备隔离控制功能 常用芯片： Intel8286 输入输出同相 Intel8287 输入输出反相 74LS245 与8286相同 8286 A 1 A 2 A 3 A 5 A 4 A 6 A 7 B 1 B 2 B 3 B 5 B 4 B 6 B 7 A 0 B 0 OE T OE T 传送方向 0 1 Ai→Bi 0 0 Bi→Ai 1 1 高阻状态 1 0 高阻状态 功能表 常用数字逻辑器件介绍 二、锁存器： 由D触发器构成 用于锁存地址/数据复用线上的地址信息 常用芯片： Intel8282 输入输出同相 Intel8283 输入输出反相 74HC573/373/374 8282 DI 1 DI 2 DI 3 DI 4 DI 5 DI 6 DI 7 DO 1 DO 2 DO 3 DO 4 DO 5 DO 6 DO 7 CLK D Q DO DI 0 0 STB OE STB DI0 DI1 直通 保持 高阻 DO0 DO1 OE 地 ＋5V 读写控制 读写控制 读写控制 CSH 奇地址存储体 8284 时钟 发生器 RESET READY CB D7 ~ D0 D15 ~ D8 DB CSL 偶地址存储体 CS I/O 接口 AB A0 A1 ~ A19 BHE STB OE 8282 锁存器 8086CPU MN/MX INTA RD CLK WR READY M/IO RESET ALE BHE A19-A16 AD15-AD0 DEN DT/R T OE 8286 收发器 D15 ~ D0 无效 1 1 0 写存储器 0 1 0 读存储器 1 0 0 取指令 0 0 0 暂停 1 1 1 写I/O 0 1 1 读I/O 1 0 1 中断响应 0 0 1 操作 SS0 DT/R IO/M 多CPU 8086/8088系统 由总线控制器8288产生总线控制信号 基本功能 根据S2、S1、S0信号译出对应的状态命令 产生