- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8086/8088的中断控制系统 中断的基本概念 中断、中断源 中断系统的功能 中断的分类、中断优先级 中断类型号、中断向量、中断向量表 中断响应及中断处理的流程 中断、中断源 中断就是CPU在执行当前程序的过程中,由于意外的事件引起另一段程序的运行。 中断是一个“过程”。这个过程,由微处理器内、外部硬件或软中断指令引起,即由它们发出中断请求,CPU接到中断请求后暂时中止现行程序的执行,转去执行请求中断的那个外设或事件的中断处理子程序,待中断服务子程序处理完毕后,再返回到暂停处继续执行原来的程序。 中断源-引起中断的事件 中断示意图: 中断系统 中断系统--实现中断过程的软硬件系统 中断系统应具有以下功能: 能实现中断响应、中断服务和中断返回 能实现中断优先权排队 能实现中断嵌套 8088外部中断请求及响应信号引脚(回顾) NMI: 输入,非屏蔽中断请求输入端,上升沿有效 INTR: 输入,可屏蔽中断请求输入端,高电平有效 INTA:输出,低有效,当CPU响应外设中断申请时, 发出两个连续的INTA信号 回顾调用子程序的过程: 主程序 …. CALL Alarm …. Alarm: … … RET 回顾软件中断调用的过程(INT n): 主程序 …. INT 21H …. INT 60H …. Alarm: … … IRET 中断指令 Interrupt(回顾) 中断服务程序与子程序的区别 1) 子程序调用一定是程序员在编写源程序时事先安排好的,是可知的,而中断是由中断源根据自身的需要产生的,是不可预见的(用指令INT引起的中断除外) 2) 子程序调用是用CALL指令来实现的,但没有调用中断的指令,只有发出中断请求的事件(指令INT是发出内部中断信号,而不要理解为调用中断服务程序) 3) 子程序的返回指令是RET,而中断服务程序的返回指令是IRET 两者相似点: 1、保存返回地址(堆栈区) 2、在新地址处执行特定程序 3、返回: 子程序返回到调用的下一条指令地址 中断返回到断点处 中断向量表的修改: (参见P307) ;装入INT 60H的中断向量 PUSH DS MOV DX, OFFSET Alarm MOV AX, SEG Alarm MOV DS, AX MOV AH, 25H MOV AL, 60H INT 21H POP DS ….. IR0~IR7: (I) INTERUPT REQUESTS Asynchronous inputs. An interrupt request is executed by raising an IR input(low to high), and holding it high until it is acknowledged (Edge Triggered Mode),or Just by a high level on an IR input(Level Triggered Mode). Internal pull-up resistors are implemented on IR0-7 INT:(O) INTERRUPT This pin goes high whenever a valid interrupt request is asserted. It is used to intertupt the CPU, thus, it is connected to the CPU’s interrupt pin. CAS0~CAS2: (I/0) CASCADE LINES This CAS lines form a private 82C59A bus to control a multiple 82C59A structure. These pins are outputs for a master 82C59A and inp
文档评论(0)