微机原理和接口技术第二章1.ppt

第二章 8086系统结构;16位微处理器的基本结构特点;8086微处理器的特点;概述 ;证乞情愧比曰蜀庐恶垄辰执靶庶丘擞垢翌獭篓润升辛痉破野章辙沉咬词敛微机原理和接口技术第二章1微机原理和接口技术第二章1;2. CPU的主要性能指标;3.CPU的指令体系;4.CPU的三总线;2-1 8086/8088 CPU结构;;1. 总线接口部件（BIU——Bus Interface Unit）;总线接口部件的工作过程;执行部件（EU——Execution Unit）;执行部件的工作过程;EU和BIU空闲状态 ;二、寄存器结构 ;标志寄存器（PSW）;2-2 8086CPU的引脚及其功能;2. A16-A19 /S3-S6(38,37,36,35 Address Status) 地址/状态分时复用引脚，输出，三态 在T1状态做地址总线用一起构成20位物理地址，可访问存储器1MB。当CPU访问I/O端口时，A16-A19为“0”。在T2?T4状态做状态线使用，S3-S6输出状态信息，S6保持“0”，表明8086当前连在总线上。S5取中断允许标志的状态，若当前允许可屏蔽中断请求，则S5置1，否则S5置0。 S3 、S4用来指示当前正在使用哪一个段寄存器，其编码如表2-3所示。当系统总线处于“保持响应”周期，这些引脚被置成高阻态。;3. BHE/S7(34 Bus High Enable/Status) 高8位数据总线允许/状态复用引脚，输出，三态，BHE低电平有效 在存储器读/写，I/O端口读/写及中断响应时，用BHE作高8位数据D15-D8 选通信号，即16位数据传送时，在T1状态，用BHE指出高8位数据总线上的数据 有效，用AD0地址向指出低8位数据线上数据有效。 在T2?T4状态S7输出状态信息（在8086芯片设计中，S7未赋予实际意义）。 在系统总线“保持响应”周期，AD15?AD0被置成高阻态。;;;;;;;二、8086/8088CPU在最大模式中引脚定义;;;三、 8088与8086的不同之处;;2-3 8086存储器组织;2. 物理地址的形成 段基址：逻辑段的起始地址。存放在段寄存器中，8086/8088有4个段寄存器,分别为：代码段寄存器（CS）、数据段寄存器（DS）、堆栈段寄存器（SS）和附加段寄存器（ES）。;3. 逻辑地址的来源 在通过BIU访问存储器时，根据需要访问的内存单元的位置选定段寄存器和偏移寄存器。例如：取指令时访问存储器时选用的一定是CS和IP；堆栈操作时，逻辑地址一定为SS和SP；存取操作数时，通常使用DS或ES寄存器的值作为段基址（必要时修改为CS或SS）。;在串操作指令寻址时，原操作数的段基址由DS提供，偏移地址由SI提供；目的操作数通常由ES和DI组合。;二、8086存储器的分体结构;;三、堆栈的概念;2-4 8086系统配置;一、最小模式系统;1. 地址锁存器8282（74LS373，PC机用）;8088中用1片8286，而8086中用2片8286。 由于在收发器中数据是双向传输的，所以输入线和输出线也可以交换。 T控制数据传输方向：T=1， A7-A0为输入线；T=0， B7-B0为输入线。 OE是输出允许信号，决定了是否允许数据通过8286。OE=1，数据在两个方向上都不能传输。OE=0且T=1，A7-A0为输入线； OE=0 且T=0， B7-B0为输入线。 OE与CPU的DEN端相连。;3. 时钟脉冲发生电路8284A;⑴ 产生时钟信号 OSC 内部时钟的同频信号 CLK 内部时钟三分频信号，占空比1/3 PCLK 内部时钟六分频信号，占空比1/2 CSYNC 外部时钟的同频信号 X1、X2 外接晶体，供内部振荡器产生震荡频率 EFI 外接时钟入端 F/C 时钟输入选择，PC机中F/C接地，时钟由X1,X2所接晶振产生。PC机中14.31818MHz的外接晶体 CLK=4.77MHz ⑵ 准备就绪信号 ASYNC 为低电平时，表示READY输出时插入一个时钟周期延时。;⑶ 复位信号产生;分析微机系统启动过程：;2-5 8086CPU时序;3、时序分析; 最小???式下的读/写总线周期;说明：;在读写周期中，判断是否插入Tw ： 1、在T3的前沿检测READY引脚是否有效。 2、如果READY无效，在T3和它T4之间插入一个等效于T3的Tw ，转1。 3、如果READY有效，执行完该T状态，进入T4状态。; 中断响应总线周期