Verilog 电子时钟 (分、秒).docxVIP

下载本文档

14
0
约4.74千字
约 6页
2017-07-24 发布于河南
举报
版权申诉

Verilog 电子时钟 (分、秒).docx

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Verilog 电子时钟 (分、秒)

module clock (clk,reset,seg,sel);input clk;input reset;output seg;output sel;//-----------------------------------------reg [23:0]Q; //1sreg clk_div_1;wire clk_1s; always @ (posedge clk or negedge reset) begin if (!reset) Q=24d0; else if (Q24d9999999) Q=Q+1b1; else Q=24d0; end always @ (posedge clk or negedge reset) begin if (!reset) clk_div_1=1b1; else if (Q == 24d9999999) clk_div_1=~clk_div_1; end assign clk_1s=clk_div_1;//----------------------------------------------reg [27:0]W; //10sreg clk_div_2;wire clk_10s; always @ (posedge clk or negedge reset) begin if (!reset) W=28d0; else if (W28 W=W+1b1; else W=28d0; end always @ (posedge clk or negedge reset) begin if (!reset) clk_div_2=1b1; else if (W == 28 clk_div_2=~clk_div_2; end assign clk_10s=clk_div_2;//-----------------------------------------------------reg [29:0]E; //60sreg clk_div_3;wire clk_60s; always @ (posedge clk or negedge reset) begin if (!reset) E=30d0; else if (E30d599999940) E=E+1b1; else E=30d0; end always @ (posedge clk or negedge reset) begin if (!reset) clk_div_3=1b1; else if (E == 30d599999940) clk_div_3=~clk_div_3; end assign clk_60s=clk_div_3; //------------------------------------------------------reg [33:0]R; //600sreg clk_div_4;wire clk_600s; always @ (posedge clk or negedge reset) begin if (!reset) R=34d0; else if (R34d5999999400) R=R+1b1; else R=34d0; end always @ (posedge clk or negedge reset) begin if (!reset) clk_div_4=1b1; else if (R == 24d5999999400) clk_div_4=~clk_div_4; end assign clk_600s=clk_div_4;//--------------------------------------------------------------reg [16:0]A;reg clk_div_r;wire clk_div; always @ (posedge clk or negedge reset)//freq_division 30*4=120 begin if (!reset) A=17d0; else if (A17d83334) A=A+1b1;/