Zybo资料.pdfVIP

7系列架构概述 Artix-7 Vivado 2013.4 Version This material exempt per Department of Commerce license exception TSU © Copyright 2014 Xilinx 目标 完成了这个单元之后，你能够 – 描述7系列FPGA所提供的基本单元 – 列举可用的存储器架构和各种存储器资源 – 辨识7系列FPGA可用的基础I/O资源 – 列举7系列FPGA的专用硬件功能 – 解释可用的时钟资源和机制 – 识别这些系列中包含的MMCM, PLL和时钟通路资源 7-Series Architecture Overview- 2 © Copyright 2014 Xilinx 目录 介绍 7系列FPGA 逻辑资源 I/O 资源 存储器和DSP48资源 XADC 时钟资源 Zynq SoC 总结 7-Series Architecture Overview- 3 © Copyright 2014 Xilinx 介绍 所有的Xilinx FPGA都包含相同的基础资源 – 逻辑资源 • 片（编组为可配置的逻辑块（CLB ））  包含可组合的逻辑和寄存器资源 • 存储器 • 复用器 – 互联资源 • 可编程的互联 • IOB  FPGA和外部世界的接口 – 其他资源 • 全局时钟缓冲 • 边界扫描逻辑 经过多代演化，Xilinx加入了新的架构性的资源来服务不同的市场和应用领域 7-Series Architecture Overview- 4 © Copyright 2014 Xilinx 7系列FPGA+SoC家族 最低功耗 企业的 企业的 完全可编程 最大的能力 和成本 最佳性价比 最高性能 SOC 逻辑单元 RAM块 DSP 片 峰值DSP性能 收发器 收发器性能 存储器性能 I/O 引脚 I/O 电压 Artix-7 家族 7-Series Architecture Overview- 8 © Copyright 2014 Xilinx Artix-7 FPGA 架构概述 7-Series Architecture Overview- 9 © Copyright 2014 Xilinx 目录 介绍 7系列FPGA 逻辑资源 I/O 资源 存储器和DSP48资源 XADC 时钟资源 Zynq SoC 总结 7-Series Architecture Overview- 10 © Copyright 2014 Xilinx 7系列FPGA上的可配置逻辑块(CLB) 设计用的主要资源 – 可组合的功能 – 触发器 CLB 包含两个片 连接到开关矩阵以能形成到其他FPGA资源 的通路 – 进位在一列中垂直地从一个片传到其上的另 一个 7-Series Architecture Overview- 11 © Copyright 2014 Xilinx 两种类型的片 片有两种类型 – SLICEM: 完整的片  LUT 可以用做逻辑和存储/SRL  有宽的复用器和进位链 – SLICEL: 只有逻辑和算术  LUT只能用于逻辑 （没有存储）  有宽的复用器和进位链 7-Series Architecture Overview- 12 © C