电工课设报告.docxVIP

北 京 工 业 大 学课 程 设 计 报 告 书学 院 机械工程与应用电子技术学院 专 业 机械工程题 目八位二进制加法器学 号姓 名成 绩指导教师2017年5月一、摘要该电路将K3，K4设定的8位二进制数与74LS273中锁存的数相累加，并将结果通过发光二极管D1~D8显示出来。K1为累加键，每按一次累加一次。K2为清零键，用于将累加和清零。二、电路原理图三、工作原理分析1、整体电路分析整个电路由一个双T选频网络，半波整流器，低通滤波器组成。由隔直流，通交流，通过一个双T选频网络将特定频率（2kHz）的信号选出。然后经过一个半波整流器，输出幅值为正的半波信号，再通过由组成的低通滤波器，阻隔高频率信号，通过低频率信号，输出一个直流电压信号。2、单元电路分析1、电路组成：如图1所示，整个电路由一个8位高速寄存器、两个4位二进制全加器及一些电阻、电容、发光二极管组成，实现8位二进制累加器的功能。2、单个元器件的性能(一).74LS273 8位高速寄存器(1). 74LS273是8位高速寄存器。寄存器内有八个共用时钟信号的D型触发器，寄存器有异步主复位信号输入端（低电平有效）。这种芯片为20脚封装，引线之间距离为0.3ft其特点如下：?8位高速寄存器；?数据并行寄存共用时钟信号和主复位信号；输入箝位二极管限制端口高速效应??(2)．引脚符号名称符号名???????????????称负载参数高电平低电平?CLK时钟信号(上升沿触发)输入端0.5 U.L0.25 U.L?D数据输入端0.5 U.L0.25 U.L?CLR主复位信号(低电平有效)输入端0.5 U.L0.25 U.L?Q寄存器输出端10U.L5(2.5) U.L?(3). 真值表?CLR?CLK?D?QLXXLH?上升沿HHH?上升沿LL?注：H=逻辑高电平；L=逻辑低电平; X=任意值.(4).74LS273引脚图(5). 简要分析说明：74LS273是公用时钟信号和主复位信号的8位并行数据寄存器。当输入端为低电平时，Q输出端为低电平且与其他输入端无关。在时钟信号由低电平向高电平跳变时刻，达到规定的建立时间和保持时间要求的D端输入数据将被传送到Q输出端。?74ls273引脚图引脚功能：74LS273是8位数据/地址锁存器74LS273是一种带清除功能的8D触发器，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。(二). CD40084位二进制全加器。(1.) CD4008是4位二进制全加器。其性能与特点如下：?有四个“和”输出端及一个平行进位输出端; CC4008与CD4008、MC14008可以互换使用; 主要用于二进制加法单元; 采用16条外引线封装。(2). 原理分析：如图所示， CD4008是4位二进制全加器，能够计算4位加法。分别为各自由低向高的四位输入，为四位和输出(3). 真值表如下?输入输出?????0000010001010011101000101101100111011111(4) .CD4008引脚图四、电路仿真和结果分析1、Multisim仿真电路图：2、仿真结果：当K3，K4控制的八个开关控制两个级联的二进制加法器CD4008（高电平为1，低电平为0），输入八个二进制数，并与寄存器74LS273中锁存的数相累加，由于开始时，寄存器中的所以累加完之后即为最后结果，结果由八个发光二级管显示，由于八个发光二级管采用共阳极接法，所有当二极管负极为低电平时，其发光，负极为高电平时，达不到开启电压，二极管不发光。K1键为累加键，每按一次累加一次，由于寄存器74LS273是公用时钟信号和主复位信号的8位并行数据寄存器。1D～8D为数据输入端，1Q～8Q为数据输出端，上升沿触发，当输入端为低电平时，Q输出端为低电平且与其他输入端无关。在时钟信号由低电平向高电平跳变时刻，达到规定的建立时间和保持时间要求的D端输入数据将被传送到Q输出端，当开关闭合时，时钟信号有一个上升沿，此时寄存器所存把数据，闭合时为高电平。除此之外，电路还有一个K2键，它负责电路的清零工作，由于寄存器74LS273的结构，它是低电平清除，即0时，将Q输出端全清为零，由于二极管采用共阳极接法，所以闭合K2之后，发光二级管会全发光。五、电路的制作与实验调试1.电路正面图及反面图：2.调试电路结果及分析接通电源输加一次累加两次累加三次六、元器件选择器件名称型号参考价格（元）数量电阻4.7K12电阻2708电容0.01u2开关0.510LED发光二级管0.58四位二进制加法器CD4008 32十六位二进制寄存器 74LS273 21七、线路的改进意见八．线路的