数字电子技术A2010.doc

安徽大学2009—2010学年第二学期 《数字电子技术》考试试卷（A卷） （闭卷 时间120分钟） 题 号 一 二 三 四 五 总分 得 分 阅卷人 一、填空题（每空1分，共15分） 1、十进制数73.75的8421BCD码为_____________________ 2、当TTL与非门的输入端悬空时相当于输入为 电平。 3、在数字电路中，不论哪一种逻辑门电路，其中的关键器件是MOS管或BJT，它们均可以作为_________器件。 4、时序逻辑电路在CP脉冲作用下，由无效状态自动回到有效序列称为电路具有______________。 5、TTL反相器的输入级由BJT构成，输出级采用___________结构，其目的是为了________________和增强带负载的能力。 6、当七段显示译码器的输出为高电平有效时，应选用共_____极数码管。 7、用4个触发器可以存储位二进制数。能否产生竞争冒险 （可能/不可能）。 12、表达式，用与非门实现的表达式是 。 13、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过 ms可转换为4位并行数据输出。 14、多谐振荡器有 个稳定状态。 二、单选题（每题1分，计10分） 1、____________电路在任何时刻只能有一个输出端有效。 A、二进制译码器 B、二进制编码器 C、七段显示译码器 D、十进制计数器 2、对CMOS与非门电路，其多余输入端正确的处理方法是。通过大电阻接地（1.5KΩ） B、悬空C、通过小电阻接地（1KΩ）D、通过电阻接VCC 3、RS锁存器如图1所示，为使锁存器处于“置1”状态，其SR应为_________。 A、SR=00 B、SR=01 C、SR=10 D、 SR=11 4、5、要将方波脉冲的周期扩展10倍，可采用。10级施密特触发器 B、10位二进制计数器 C、十进制计数器 ，该值越小，表明其___________。 A、功耗越小 B、速度越低 C、愈远离理想情况 D愈接近理想情况 8、OD门上拉电阻计算公式，理解错误的一项是______________。 A、也能用于OC门 B、用作电平转换时应该用作为的电压 C、是负载门输入电流之和 D、取值愈接近,电路功耗愈小 9、关于逻辑门信号的低电平有效概念，下列叙述中正确的一项是____________。 A、低电平有效信号要求内部控制电路一定有“非或“运算 B、低电平有效对于减少干扰没有益处 C、低电平有效概念只能是指输入信号，同输出信号无关 D、一般集成电路的管脚图，引脚处有个小圆圈或者引脚字符定义上有一道小横线都代表低电平有效的含义A、CMOS传输门 B、OD门　　 C、异或门 D、 1、用代数法化简逻辑表达式 解： 2、图2为集成定时器CC7555：当＝15V时，、及各为多少？ 图2 图3 解： 四、分析题（第一题4分，第二题5分，第三题21分，共30分） 1、电路如图4所示，请画出在输入信号作用下，对应的输出Q1的波形。（设触发器均为边沿触发器，且初态为0） 图4 解： 2、分析图5所示电路的工作过程并给出Y的最简逻辑表达式。 3、电路如图6所示。设Q1Q0的初态为00，（1）写出各触发器驱动方程以及输出方程； （2）写出触发器特性方程；（3）导出电路的状态表；（4）画出电路状态图；（5）设X=0，画出时序图；（6）说明电路的功能以及是否可以自启动。 图6 解： 五、设计题（每小题15分，共30分） 1、某公司有A、B、C三个股东，分别占有50%、30%和20%的股份，设计一个三输入三输出的多数表决器，用于记录按照股份大小决定的输出表决结果：赞成、平局和否决，分别用F1、F2和F3表示（股东投赞成票和输出表决结果均用1表示）。（1）进行逻辑抽象；（2）列真值表；（3）作卡诺图；（4）给出最简与或表达式；（5）给出用74LS138实现的逻辑图。 解： 2、有两片74LVC161集成计数器，其功能如表1所示。 （1）用反馈清零法构成同步128进制计数器。（2）用反馈置数法（TC译码）构成同步