第一章 连接Spansion SPI 串行闪存,以配置Altera FPGA.pdfVIP

连接Spansion SPI 串行闪存，以配置 Altera FPGA 应用说明 1. 简介 ® Altera FPGA 是可编程逻辑器件，用于实现基本逻辑功能、芯片之间互连、信号处理以及嵌入式处理。可通 过每次上电都需要重新编程的SRAM 存储阵列对这些器件进行编程配置。通常会使用多种不同的方法来配置 FPGA，包括通过微处理器、JTAG 端口进行编程，或者直接通过串行PROM 或闪存进行编程。Spansion® SPI （串行外围设备接口）闪存可轻松连接到Altera FPGA ，以便在加电时配置FPGA。Altera Cyclone® IV 、 Cyclone® ® ® ® ® ® ® ® III 、Cyclone II 、Cyclone 、Stratix VI Stratix III 、Stratix II 、Stratix II GX 、Arria II GX 和 Arria® GX 系列均支持串行SPI 配置模式。 在第 2.2 节, ® 第 2 页的 对Altera Quartus II V10.1 的Spansion SPI 闪存进行有效串行模式编程 中详细介绍 了对装有Altera Quartus® II V10.1 或更高版本的Spansion SPI 闪存进行有效串行模式编程的方法。 2. 配置注意事项和方法 与将SPI 闪存连接到现在将发布的Altera FPGA 相关的配置注意事项。将介绍Altera FPGA 配置周期的详细 信息，并讨论对Spansion SPI 闪存进行编程的不同方法或设计选项。 2.1 配置周期 配置周期的三个阶段分别是加电复位、配置和初始化。FPGA 的加电复位(POR) 电路会使器件保持复位状 态，直至所有施加的电压均达到稳定电平。FPGA 进入POR 状态后，会立即将nSTATUS 信号驱动为低电 平，以指示器件忙，并会将CONF_DONE 信号驱动为低电平，以指示其配置尚未完成，同时会使所有用户I/ O 针脚进入三态。POR 之后，当nSTATUS 信号被与nSTATUS 相连的外部拉升电阻拉高后，FPGA 便会释 放nSTATUS 并进入配置模式。 由FPGA 器件生成的串行时钟(DCLK) 控制着从SPI 闪存到FPGA 的配置数据传输。所有配置数据都传输到 FPGA 之后，FPGA 会释放由外部拉升电阻拉高的CONF_DONE 针脚。CONF_DONE 变为逻辑高电平之后， 会开始FPGA 初始化。内部初始化之后，FPGA 会进入用户模式。 出版物 编号 Configuring_Altera_FPGAs_via_SPI_Flash_AN 修订版本 05 发行 日期 2012 年3 月 12 应用说明 ® 2.2 对Altera Quartus II V10.1 的Spansion SPI 闪存进行有效串行模式编程 此处是通过有效串行模式对表 4.1 中列出的Spansion SPI 闪存进行编程的Altera Quartus II V10.1 或更高版 本的说明： 1. 打开Quartus II 项目 2. 转至“ 文件”“ 转换编程文件” 3. 窗口将打开 a. 编程文件类型 = .pof b. 选择模式 = 有效串行 c. 配置器件 = EPCS64 （有关S25FL064P 的示例，另请